計測自動制御学会東北支部 第 161 回研究集会(1996.6.28)

資料番号 161-6

データ点数・語長を変えたWSI FFTプロセッサの冗長化設計

Redundancy Design of WSI FFT Processors Varying Number of Data Points and Word Length

〇金沢正治, 苫米地宣裕

OShyouji Kanazawa, Nobuhiro Tomabechi

八戸工業大学

Hachinohe Institute of Technology

キーワード: 冗長化 (redundancy), WSI, FFT, 高速 (high speed), システム構成 (system design)

連絡先:〒031 青森県八戸市大字妙字大開88-1 八戸工業大学 電気工学科 苫米地研究室 金沢正治, Tel. (0178)25-3111, Fax. (0178)24-1430

1. はじめに

現在、画像信号のディジタル化と共に、画像 信号をリアルタイムで処理可能なFFTプロセ ッサの実現が期待されている。そのような高速 FFTプロセッサは、全ての演算をハードウェ アで構成する必要があり、WSI規模の集積度 を必要とする。本研究者らは、このWSI規模 のFFTを、冗長化手法(欠陥救済法)¹⁾の導 入によって、歩留りの低下なしに構成する方法 を検討してきた。本稿では、データ点数と、演 算精度を表すbit数(語長)を変化させた、 9種類のFFTの冗長化について報告している。 特に、冗長化設計において、冗長な配線と切り 替えスイッチを含めた、冗長なチップ面積の合 計が最小となるように条件を求めている。

2. 非冗長FFTプロセッサの設計

FFTの仕様の設定
 FFTの仕様は表1の様に設定する。
 表-1 FFTプロセッサの仕様

次元	: 1	次元
サンプリンク周波数	f_s :	l 0 M H z
データ点数	N : 5	12~2048点
リアルタイム性	: リ	アルタイム動作
語長	D:1	2~20bit
	固	定小数点
基数	r : 2	
間引き方式	目	間間引き方式
素子	: 0	MOS素子

ここで、データ点数は512点、1024点、
2048点、語長は12bit、16bit、
20bitとし、計9種類のFFTについて冗

長化設計を行う。表1の仕様を満足するには全 てのバタフライをハードウェアで構成する必要 がある。バタフライ演算は複素入力A、B及び 回転子W^k(ここでWはデータ点数Nに関する複 素指数関数であり、kは整数である)に対して A'=A+W^kBとB'=A-W^kBの出力を得る ものであり、この演算の実現には加算器を6個、 乗算器を4個必要とする。データ点数N=2^m 点のFFTは、m×N/2個のバタフライを必 要とする。仮に、N=1024点では、段数が 10段のバタフライ列(これをパイプラインの 列と定義する)が512列必要となる。従って、 システムはバタフライを図1の様に配列したも のになる。



図-1 FFTの信号流れ図 Fig.1 Signal flow graph of FFT

 2.2 FFTプロセッサの問題と対策 全ての演算をハードウェアで実現するFFT プロセッサは次のような問題がある。

- バタフライ間の相互配線のチップ面積が、
 バタフライ自身のチップ面積に比較して
 無視できない大きさとなる。
- バタフライの配列が、縦方向と横方向で 数が極端に異なり、非対象構造となる。 仮に、データ点数が1024点のFFT では、縦は512個に対して横が10個

という構成になり、もしバタフライ1個 のレイアウトが正方形ならば、システム 全体は50対1という極端な長方形とな り、制作が困難となる。

"1"の問題の対策として、本稿ではバタフ ライ間の相互配線における信号伝送を8bit 直列伝送とすることにしている。信号の直並列 変換は、バタフライの入出力段に送信・受信用 のバッファレジスタを取り付けて行う。これは FFTをパイプラインで処理する際に必要なレ ジスタの機能と併用できるため、この回路の付 加によるチップ面積の増加は少ない。バッファ レジスタの動作クロックはFFTの動作クロッ クの8倍の80MHzとなり、処理時間はFF Tのパイプライン処理にマッチしており、信号 の直列伝送によるFFT処理時間の増加は無視 できる。

"2"の問題の対策としては、バタフライの レイアウトを出来るだけ横長に設計することで 解決している。この方法は、同時にバタフライ 間の相互配線のチップ面積を少なくすることに も寄与している。

2.3 非冗長FFTプロセッサの設計 非冗長なFFTプロセッサの論理設計、回路 設計、および、レイアウト設計を行い、各回路 の構成とチップ面積を明らかにしている。

FFTは、バタフライの段ごとにパイプライ ン方式で処理を行う。これにより、システムの 動作速度はバタフライ1個の動作速度と等しく なる。バタフライの構成は図2の様になる。



Fig. 2 Structure of a butterfly

図示したように、バタフライは、送信シフト レジスタ2個、受信シフトレジスタ2個、加算 器6個、および乗算器4個により構成されてい る。加算器は4bitを単位とするキャリー先 見方式、乗算器はWallace Tree 方式を採用して いる。4bitキャリー先見加算器からバタフ ライまでのレイアウト設計結果を図3に示す。





図3において、素子はCMOSを用いており、 レイアウト設計規則は、Mead-Conway ²⁾の規則をCMOSに拡張して³⁾用いている。 また、 λ は基準寸法単位を表している。レイア ウト設計結果をもとに割り出された、FFTの 各構成要素のチップ面積を表2に示す。表2に は記されていないが、この時のバタフライの縦 横比は、語長が12bit時は、約1:23、 16bitでは約1:25、さらに20bit では約1:26となり、どれも横長に設計され ている。

表-2 各回路のチップ面積

(単位: λ^2)

語長回路	12	16	2 0
受信シフトレジスタ	8.18×10⁵	1.36×10 ⁶	2.07×10 ⁶
送信シフトレジスタ	8.18×10 ⁵	1.36×10^{6}	2.07 $\times 10^{6}$
加算器	9.81×10 ⁵	1.53×10 ⁶	2.23×10 ⁶
 乗算器	6.60×10^{6}	1.17×10 ⁷	1.80×10 ⁷
バタフライ	3. 74×10^7	6. 44×10 ⁷	9.83×10 ⁷

表2の結果を基にデータ点数、語長を変えた 9種類の非冗長FFTのチップ面積を求めたも のを表3に示す。

表-3 非冗長FFTのチップ面積

(単位:λ²)

テータ感激語長	512	1024	2048
12	9. 02×10^{10}	2.08 × 10 ¹¹	4.86 $\times 10^{11}$
16	1. 55 $\times 10^{11}$	3.56 \times 10 ¹¹	8. 32×10^{11}
2 0	2. 37×10^{11}	5. 44×10^{11}	1.27×10^{12}

表3に記されている非冗長FFTの縦横比は、 どの場合でも1:1~1:3の範囲内であり、 非対象構造が解消されている。

2.4 冗長FFT設計の指標

FFTの歩留りを計算するにあたり、基準となるチップを設定する。

ある時点の技術水準で、歩留りがある基準 値:Y₀となるチップ面積を基準チップ面積と呼 び、A₀で表す。本稿ではY₀=0.5ととる。 基準チップ面積を有するLSIを基準LSIと 呼ぶ。現在の技術水準では、基準LSIはダイ ナミックRAMで8Mbit程度であると考え られる。そのチップ面積を前述の設計ルールを 用いて求めると、約3×10⁹ λ^2 となる。よっ て本稿ではA₀=3×10⁹ λ^2 と設定する。あ る対象となるシステムの歩留りがY₀に等しい という条件下で、システムのチップ面積が基準 LSIの何倍となるかという倍率Fは"チップ 拡大率"⁴⁾ と呼ばれ、冗長化設計の指標となる。 F \geq 100がWSI規模を表すと考えられる。 本稿で考察するFFTプロセッサのチップ面積 は、表3よりデータ点数512点の3種類のF FT及びデータ点数1024点、語長12bi tのFFT以外はすべてF \geq 100となり、こ れらのFFTはWSI規模になることになる。

3. FFTプロセッサの冗長化設計

3.1 冗長化FFTプロセッサの構成法 本稿で提案するシステムの冗長化の方法を図 4に示している。



図-4 冗長化システムの構成法 Fig.4 Structure of the redundant system

まず、システムを等しい機能を有する基本回 路に分割し、さらに基本回路と等しい機能を有 する予備の回路(冗長な回路)を用意する。不 良となった基本回路がある場合は、冗長な回路 と置き換える。回路の置き換えには基本回路の 入出力信号線をスイッチで切り替えて行う。そ の際、バタフライ間の相互配線の不良に対処す るため、相互配線はその配線を入力とする基本 回路に含めて取り扱う。このため入力信号線の 切り替えスイッチは、前段の基本回路の出力点 の直後に設置する。冗長な回路の乗算器の係数 及び切り替えスイッチの制御は、レーザーによ ってヒューズを切断する方法^{5) 6)}を用いる。入 力信号線の切り替えスイッチはヒューズ⁶⁾とパ ストランジスタで構成される。出力信号線の切 り替えスイッチは2個を1組として、ヒューズ 1個、パストランジスタ2個、及びインバータ 1個で構成される。

冗長化を行った後のFFTプロセッサの全体 構成を、基本回路を単位とする一般的な形で表 したものを図5に示している。



Fig.5 Overall structure of the redundant FFT processor

図において冗長な回路は、各々がシステム内 の任意の回路と置き換えられるよう結線されて いる。また、基本回路は相互配線を含むので、 その寸法は横方向に行く程大きくなる。

FFTプロセッサの基本回路としてはバタフ ライを設定するのが最も冗長なチップ面積が小 さく、効率が良くなることをすでに確認してい る。従って、本稿では基本回路としてバタフラ イを用いることにしている。 3.2 冗長化FFTの歩留り計算式

本稿では、次の仮定と条件のもとに歩留り計 算を行っている。

仮定1:欠陥分布はランダム⁷⁾とする。

- 仮定2:電源配線、クロック配線の切断やショ ートの様な広範囲の障害を生ずる欠陥 は生じないとする。
- 条件1:冗長な配線と切り替えスイッチは、冗 長な回路に所属するとして取り扱う。

仮定1の下での非冗長なLSIチップの歩留 りYは次のように与えられる⁸⁾。

$$Y = e^{-D_0 A} \tag{1}$$

ただし、D_oは平均欠陥密度を、Aはチップ面積 を表している。まず、Pr[]は確率を、Hは 基本回路の横方向の数、Mは基本回路の縦方向 の数、Rは冗長な基本回路の数、A₁は横方向 i 番目の基本回路のチップ面積、A_Pは冗長な基本 回路のチップ面積、MC_nはM個の中からn個を 選択する組み合わせの数を表すことにする。こ のとき、冗長化を行ったFFTプロセッサの歩 留りY_Bは、次のようになる⁹⁾。ただし、

 $\sum_{n_1+n_2+\cdots+n_H+n_p\leq R} \mathfrak{k}, n_1+n_2+\cdots+n_H+n_p\leq R \succeq \mathfrak{k} \mathfrak{Z},$

n₁, n₂, …, n_H, n_Pの全ての組み合わせにつ
 いて加算を行うことを表している。さらに、
 min(M, n)は変数M、 nの内で小さい方の値を出
 力する演算を表している。

 $Y_R = \sum_{n_1+n_2+\cdots+n_H+n_P \le R} \Pr[$

 1番目の行の n₁個の回路が不良で M-n₁ 個の回路が正常、かつ、
 2番目の行の n₂個の回路が不良で M-n₂ 個の回路が正常、かつ、

.

H番目の行の n_H 個の回路が不良で M-n_H 個の回路が正常、かつ、 冗長な回路の n_p 個の回路が不良で M-n_p 個の回路が正常]

$$= \sum_{n_{1}+n_{2}+\dots+n_{H}+n_{P}\leq R} \{ M C_{n_{1}} (1-Y_{0}^{A_{1}/A_{0}})^{n_{1}} Y_{0}^{(M-n_{1})A_{1}/A_{0}} \times M C_{n_{2}} (1-Y_{0}^{A_{2}/A_{0}})^{n_{2}} Y_{0}^{(M-n_{2})A_{2}/A_{0}} \times K \\ M C_{n_{2}} (1-Y_{0}^{A_{H}/A_{0}})^{n_{H}} Y_{0}^{(M-n_{2})A_{2}/A_{0}} \times M C_{n_{H}} (1-Y_{0}^{A_{H}/A_{0}})^{n_{H}} Y_{0}^{(M-n_{H})A_{H}/A_{0}} \times M C_{n_{P}} (1-Y_{0}^{A_{P}/A_{0}})^{n_{P}} Y_{0}^{(M-n_{P})A_{P}/A_{0}} \}$$

$$= \sum_{n_{1}=0}^{\min(M,R)} \sum_{n_{2}=0}^{\min(M,R-n_{1})} \cdots \sum_{n_{H}=0}^{\min(M,R-n_{1}\cdots-n_{H-1})} \sum_{n_{P}=0}^{R-n_{1}\cdots-n_{H}} \sum_{n_{P}=0}^{N-n_{P}} \{ M C_{n_{1}} (1-Y_{0}^{A_{1}/A_{0}})^{n_{1}} Y_{0}^{(M-n_{1})A_{1}/A_{0}} \times M C_{n_{2}} (1-Y_{0}^{A_{2}/A_{0}})^{n_{2}} Y_{0}^{(M-n_{2})A_{2}/A_{0}} \times K M C_{n_{H}} (1-Y_{0}^{A_{H}/A_{0}})^{n_{H}} Y_{0}^{(M-n_{H})A_{H}/A_{0}} \times M C_{n_{P}} (1-Y_{0}^{A_{P}/A_{0}})^{n_{P}} Y_{0}^{(M-n_{P})A_{P}/A_{0}} \}$$

$$(2)$$

上式において、 min(M, n)は、R>Mの場合に、 n₁, n₂, …, n_H \leq Mとするための処置である。常に R \leq Mが成り立つならば、式(2)は次のよう に簡単化出来る。

$$Y_{R} = \sum_{n_{1}=0}^{R} \sum_{n_{2}=0}^{R-n_{1}-n_{2}} \cdots \sum_{n_{H}=0}^{R-n_{1}-n_{2}\cdots-n_{H-1}} \sum_{n_{F}=0}^{R-n_{1}-n_{2}\cdots-n_{H}} \left\{ {}_{M} C_{n_{1}} \left(1-Y_{0}^{A_{1}/A_{0}}\right)^{n_{1}} Y_{0}^{(M-n_{1})A_{1}/A_{0}} \times \right. \\ \left. \left. \int_{M} C_{n_{2}} \left(1-Y_{0}^{A_{2}/A_{0}}\right)^{n_{2}} Y_{0}^{(M-n_{2})A_{2}/A_{0}} \times \right. \\ \left. \int_{M} C_{n_{H}} \left(1-Y_{0}^{A_{H}/A_{0}}\right)^{n_{H}} Y_{0}^{(M-n_{H})A_{H}/A_{0}} \times \right. \\ \left. \int_{M} C_{n_{F}} \left(1-Y_{0}^{A_{F}/A_{0}}\right)^{n_{F}} Y_{0}^{(M-n_{F})A_{F}/A_{0}} \right\}$$

$$(3)$$

式(2)または式(3)の計算では、M、H、 Rの値が大きくなると、計算時間が非現実的な 値となる。この場合は、いくつかの行を1つに まとめて、そこに含まれる基本回路のチップ面 積は皆等しい(平均のチップ面積を有する)と して計算している。この場合は、行のまとめ方 を適切に行うと、近似計算を行っても充分な精 度が得られることが確認されている。

4. 冗長化FFTプロセッサの設計

4.1 設計手順

本稿では、次の条件の下に最適なシステム構成の冗長化FFTプロセッサを設計している。 条件2:最適なシステム構成とは冗長なチップ

面積が最小となる構成をいう。

条件3:冗長化後の歩留り Y_R は基準LSIの 歩留り Y_o に等しくとる。

設計手順は次のようになる。

- 手順1:式(2)または式(3)を用いてY_R= Y₀を与える冗長な基本回路(バタフラ イの個数Rを求め、冗長なチップ面積 A_R=RA_Pを計算する。
- 手順2:手順1を繰り返し、A_Rが最小となるR の値を求める。Rが定まれば、H、M、 A_i(i=1~H)など、システム構成 を示すパラメータが一意に定まる。

FFTプロセッサを冗長化する場合、システ ム全体を一体として冗長化を行うと、1個の冗 長な回路が、システム内の全ての基本回路に対 して結線する必要があり、一般に冗長な配線の チップ面積の合計値が非常に大きくなる。条件 2を満たすには、この冗長な配線のチップ面積 を出来る限り小さくする必要がある。そこで、 システム全体を、いくつかのサブシステムに分 割し、サブシステムごとに冗長化を行う方法を 検討している。この場合、冗長な回路は特定の サブシステムに所属し、そのサブシステム内の 回路とだけ置き換えが可能とする。この方法で は冗長な回路の個数、および冗長な配線の本数 がいくらか増加するが、冗長な配線1本の長さ が大きく減少するので、冗長なチップ面積の合 計は減少する可能性がある。ただし、縦方向の 1行のバタフライを、いくつかのサブシステム に分割しようとすると、バタフライ間の相互配 線に起因する制約が生ずる。すなわち、バタフ ライ演算の最後段のバタフライ1行では、バタ フライの相互配線は、行の上半分の位置にある バタフライと下半分の位置にあるバタフライの 間で結線されるので、この1行はサブシステム 分割をすることが出来ない。同様に後ろから2 行目については、2個に分割できるが3個以上 に分割することは出来ない。以下、一般に、後 ろからn列目は、2"-1以上に分割することは 出来ない。このようなサブシステム分割を行っ た場合の設計は、手順1を以下のように修正す る。まず、サブシステム分割数をB、i番目の サブシステム部分の冗長化後の歩留りをY_{i、i} 番目のサブシステムの非冗長なチップ面積の合 計値をAti、i番目のサブシステムで必要な、 冗長な配線、切り替えスイッチを含めた冗長な バタフライ1個分のチップ面積をAp」とする。 このとき、条件3より、次式が成り立つ必要が ある。

$$Y_1 Y_2 \cdots Y_{B-1} Y_B = Y_0 \tag{4}$$

各Y₁の選択には自由度が存在するが、ここでは、 Y₁はA₁,によって決まる次のような値に取る ことにする。

 $A_{t} = A_{t1} + A_{t2} + \dots + A_{tB-1} + A_{tB}$

 $Y_i = Y_0^{A_B/A_t}$ (i = 1 ~ B) (5)

手順1を、次の手順に置き換える。

手順1'_1:1個のサブシステムについて、式 (2)または式(3)を用いてY_R

=Y;となる冗長な基本回路の個

数Rを求め、これをR」とおく。

- 手順1'_2:手順2'_1をi=1~Bの間繰り返 す。
- 手順1'_3: 冗長なチップ面積 $A_R = R_1 A_{P1} + R_2 A_{P2} + \dots + R_B A_{PB}$ とする。

4.2 冗長化設計結果

表4に冗長化設計結果を示している。表には、 システムを一体としたときと、最適なサブシス テム分割を行ったときの、冗長なチップ面積の 内訳、すなわち、冗長なバタフライの面積、冗 長な配線の面積、および切り替えスイッチのチ ップ面積を示している。また、同表の冗長な面 積の増加率は、「冗長な面積の合計/非冗長な FFTの面積」を表している。また、サブシス テム分割の例として、データ点数1024点、 演算精度16bitのFFTの最適なサブシス テム分割の詳細を図6に示している。

データ		サブシ	冗長なべ	冗長なバタ	冗長な配線	スイッチの	冗長な面積	冗長な面
点数	語長	ステム	タフライ	フライの	の面積	面積	の合計	積の増加
		分割数	の数	面積[λ ²]	[λ ²]	[λ²]	[l ²]	率[%]
512	12	1	22	8. 24×10^{8}	6. 23×10 ⁹	3. 21×10^8	7. 37×10^{9}	8. 2
		7	35	1.31×10^{9}	1.57×10^{9}	8. 11 × 10 ⁷	2. 96×10^{9}	3. 3
	16	1	40	2. 58 \times 10 ⁹	1.89×10^{10}	7.79 \times 10 ⁸	2. 22×10^{10}	14. 3
		15	82	5. 28×10^{9}	2. 78×10^{9}	1.15×10^{8}	8. 17×10^{9}	5.3
	20	1	65	6. 39×10^{9}	4. 66×10^{10}	1. 58 × 10 ⁹	5. 45×10^{10}	23. 0
		15	109	1.07×10^{10}	5.66 $\times 10^{9}$	1.92×10^{8}	1.66×10^{10}	7.0
1024	12	1	56	2.09 × 10 ⁹	3. 52×10^{10}	1.82 × 10 ⁹	3. 91 $\times 10^{10}$	18.8
		1 5	94	3. 52×10^{9}	4. 34×10^{9}	2. 24×10^{8}	8.08 × 10 ⁹	3.9
	16	1	106	6. 83×10^{9}	1. 11×10^{11}	4. 59 \times 10 ⁹	1. 22×10^{11}	34. 3
		31	202	1.30×10^{10}	8.07 $\times 10^{9}$	3. 33×10^{8}	2. 14×10^{10}	6.0
	20	1	185	1.82×10^{10}	2. 94×10^{11}	1.00×10^{10}	3. 23×10^{11}	59.4
		31	263	2. 59 × 10 ¹⁰	1. 62×10^{10}	5. 52×10^{8}	4. 26×10^{10}	7.8
2048	1 2	1	157	5.87 $\times 10^{9}$	2. 17×10^{11}	1. 12×10^{10}	2. 34×10^{11}	48. 1
		63	320	1.20×10^{10}	9.81 × 10 ⁹	5. 06×10^{8}	2. 23×10^{10}	4.6
	16	1	337	2. 17×10^{10}	7. 77 \times 10 ¹¹	3. 21×10^{10}	8. 31×10^{11}	99. 9
		63	495	3. 19×10 ¹⁰	2. 58 \times 10 ¹⁰	1.06×10^{9}	5. 87×10^{10}	7.1
	20	1	683	6. 71×10^{10}	2. 39×10^{12}	8. 12×10^{10}	2. 54×10^{12}	200. 0
		63	649	6. 38×10^{10}	5. 38×10^{10}	1.83×10 ⁹	1. 19×10 ¹¹	9. 4

表一4 冗長化設計結果

. .

- 図-6 FFTプロセッサの最適サブシステム 分割(1028 点 16bit)
- Fig.6 Optimum subsystem dividing of the FFT processor (1028points, 16bits)

5. まとめ

本稿では、画像信号をリアルタイムで処理可 能なWSI規模のFFTプロセッサを、データ 点数と語長を変化させて冗長化設計を行った結 果を報告した。その際、バタフライ間の相互配 線、冗長な配線、及び切り替えスイッチのチッ プ面積を重視した冗長化を行っている。通常、 システムの冗長化の検討には、相互配線の面積、 特に冗長な相互配線の面積は無視されることが 多い。

冗長化設計の結果、WSI規模のチップ面積 を有するFFTプロセッサは、冗長化によるチ ップ面積の増加が、最大でも非冗長なチップ面 積の9.4%あれば、基準チップ面積の歩留り 50%で構成できることが明らかとなった。

なお、本稿では欠陥分布はランダムと仮定し て設計を行っているが、LSIの欠陥は集中的 に発生する傾向があり、このような場合につい ては今後検討する予定である。

謝辞

ご指導頂いた、八戸工業大学松坂知行教授に 感謝致します。

参考文献

- 1) Swaltzlander E.E.:Wafer Scale Integration, Kluwer Academic Publishers(1989).
- Mead. C, Conway. L : Introduction to VLSI systems, Addison-Wesley Publishing Company Inc(1980).
- 3) 松山泰男, 富沢孝: VLSI設計入門,, 共立 出版社(1983).
- 4) 苫米地宣裕: 冗長化WSIシステムの歩留 り評価指標,信学論(D-I), J78-D-I No. 3, 383/392 (1995-03).
- 5) Raffel J.I. : Laser linking for defect avoidance and customization, Proc. SPIE, Vol. 774, 93/100(1987).
- 他田正幸,藤岡知夫他:レーザプロセス技術 ハンドブック,朝倉書店(1992).
- 7) Stapper C.H.:Defect Density Distribution for LSI Yield Calculation, IEEE Trans., ED-20 No. 7, 655/657(1973).
- 8) 柳井久義,永田譲:集積回路工学(2),コロ ナ社(1979).
- 9) 苫米地宣裕:ブロック構造VLSIの冗長 化による歩留り向上とその冗長化設計法:
 信学論(D-I), J79-D-I No. 5, 289/298 (1996).