

FADDEEVAアルゴリズムにもとづく滞在時間最小型 カルマンフィルタのVLSIアーキテクチャ VLSI Architecture of Kalman Filters with A Least Latency based on FADDEEVA Algorithm

○高橋 強*, 恒川 佳隆**, 三浦 守**

Kyo Takahashi, Yoshitaka Tsunekawa, Mamoru Miura

*岩手県立高度技術専門学院, **岩手大学

*Iwate pref. high-tech college **Iwate University

キーワード: カルマンフィルタ (Kalman Filters), 滞在時間 (Latency),
Faddeevaアルゴリズム (Faddeeva Algorithm), シストリックアレー (Systolic Array)
連絡先: 〒023 岩手県水沢市佐倉河字東広町66-2 岩手県立高度技術専門学院
制御システム科 高橋 強, Tel.0197-22-4422, Fax.0197-23-6189

1. はじめに

カルマンフィルタは宇宙工学の分野で人工衛星の軌道計算に用いられて以来、コンピュータの発達とともに応用分野を拡げ、現在では通信工学、制御工学にとどまらず統計学など幅広い分野で応用されている¹⁾。しかし計算の複雑さから、実時間処理に対してはその適用範囲が一般に制限されてきた。近年進展のめざましいデジタルシグナルプロセッサ (Digital Signal Processor; DSP) を用いて低次数のカルマンフィルタを実現しても、実時間処理は非常に困難である。最近、処理速度を向上させる目的で、シストリックアレイを用いた研究が多くなされている^{2,3)}。ところがシストリックアレイでは、高い処理速度が得られる反面、滞在時間 (Latency) は大きくなり、フィードバック制御に適用する場合、システムの安定性を損なうという問題がある。

本研究では、カルマンフィルタの滞在時間を最小化するために、Faddeevaアルゴリズム^{2,5)}を用いて処理を高度に並列化したVLSIアーキテクチャを提案する。本アーキテクチャでは、まずカルマンフィルタ本来の並列性に着目し、各パラメータ計算を可能な限り並列化している。つぎに、演算を並列化するためにFaddeevaアルゴリズムを適用し、特にカルマンゲインを高速に計算して滞在時間を大幅に減少させている。これは、処理の並列化とともに、本来、回数回分必要な処理時

間のかかる除算を最後に1度だけ行えばよいことに着目し、滞在時間の増加を回避している。最後に滞在時間最小型カルマンフィルタの構成を示し、滞在時間を評価している。これにより滞在時間が非常に小さく、本アーキテクチャが有効性であることを示す。

2. カルマンフィルタ

次のような $k \geq 0$ に対して定義される線形・有限次元の離散時間システムがある。

$$x_{k+1} = F_k x_k + G_k w_k \quad (1.1)$$

$$y_k = H_k x_k + v_k \quad (1.2)$$

ここで、 x_k は状態ベクトル、 y_k は観測信号と呼ばれるそれぞれ n 次元、 m 次元のベクトルであり、 w_k と v_k はそれぞれシステム雑音、観測雑音と呼ばれる l 次元及び m 次元のベクトルである。また、 F_k を状態遷移行列、 G_k を駆動行列、 H_k を観測行列と呼び、一般に確定した $n \times n$ 、 $n \times l$ 、 $m \times n$ 行列である。また、 w_k と v_k は互いに独立で、それぞれ平均値ベクトル零、既知の共分散行列 Σw_k と Σv_k を持つガウス白色雑音であるとする。カルマンフィルタは次のように表される。

$$\hat{x}_{k|k} = \hat{x}_{k|k-1} + K_k (y_k - H_k \hat{x}_{k|k-1}) \quad (2.1)$$

$$\hat{x}_{k+1|k} = F_k \hat{x}_{k|k} \quad (2.2)$$

$$K_k = \hat{\Sigma}_{k|k-1} H_k^T [H_k \hat{\Sigma}_{k|k-1} H_k^T + \Sigma v_k]^{-1} \quad (2.3)$$

$$\hat{\Sigma}_{k|k} = \hat{\Sigma}_{k|k-1} - K_k H_k \hat{\Sigma}_{k|k-1} \quad (2.4)$$

$$\hat{\Sigma}_{k+1|k} = F_k \hat{\Sigma}_{k|k} F_k^T + G_k \Sigma w_k G_k^T \quad (2.5)$$

ただし、初期値は、 $\hat{x}_{0|-1} = \bar{x}_0, \hat{\Sigma}_{0|-1} = \Sigma x_0$ である⁴⁾。

3. Faddeeva アルゴリズム

Faddeeva アルゴリズムは、行列の乗算や逆行列の計算を行列演算を直接計算せず⁵⁾に求める方法で、ガウスの消去法⁶⁾を用いて行列を三角化及び零化することにより実行される。

3.1 Faddeeva アルゴリズムの概要

未知の行列 X を含む方程式 $AX = B$ があり、逆行列 A^{-1} を求めずに $CX + D$ を求める問題を考える。この過程を以下のように示す。

$$\begin{array}{c|c} A & B \\ \hline -C & D \end{array}$$

$$\begin{array}{c|c} A & B \\ \hline -C + WA & D + WB \end{array}$$

ここで、 $W = CA^{-1}$ とすると、

$$\begin{aligned} D + WB &= D + CA^{-1}B \\ &= CX + D \end{aligned}$$

となり、以下の様になる。

$$\begin{array}{c|c} A & B \\ \hline 0 & CX + D \end{array}$$

以上は、左下行列を零化することで、同時に既知の行列 A, B, C, D から $CX + D$ が右下行列に得られることを示している。

このアルゴリズムの特徴は、前向き処理のみで実行可能なことである。このことは VLSI 実現において、データの流れを単純化でき、規則的にハードウェアを構成することが可能になる。

3.2 上三角化におけるピボット選択の検討

Faddeeva アルゴリズムにおいて左上行列の上三角化は、ガウスの消去法を用いて行うが、この場合、一般に対角要素が零になると計算が続けられない。そこで、ピボット選択を行い対角要素が零にならないように行の入れかえ操作を行う必要がある。3×3 行列の例を図 1 に示す。ここで要素の右肩括弧は、何段目の処理に対する入力信号であるかを表す。




図 1 ガウスの消去法におけるピボット選択

これら零判断と行の入れ替え操作は滞在時間を大幅に増加させ、しかもアーキテクチャを複雑にする。しかしカルマンフィルタに適用する場合、行列 A に相当する式(2.3)の $[\]$ 内は正則であるため零ピボットが現れない^{1,6)}。したがって、判断と行の入れ替え操作は不要であり、Faddeeva のアルゴリズムを適用することにより滞在時間の大幅な減少と、VLSI アーキテクチャを単純で規則的な構成にすることが可能になる。

4. 滞在時間最小型アーキテクチャ

4.1 パラメータ計算の並列化

滞在時間を減少させるために、まず式 (2) に示されるパラメータ計算を並列化する。図 2 に、カルマンフィルタのブロック図を示す。同図より $\hat{\Sigma}_{k|k}$ と $\hat{x}_{k|k}$ の計算、 $\hat{\Sigma}_{k+1|k}$ と $\hat{x}_{k+1|k}$ の計算を並列に実行可能であることがわかる。




図2 カルマンフィルタのブロック図

さらに各計算に Faddeeva アルゴリズムを適用した場合、計算手順は以下ようになる。

$$\bullet K_k = \hat{\Sigma}_{k|k-1} H_k^T [H_k \hat{\Sigma}_{k|k-1} H_k^T + \Sigma v_k]^{-1}$$

$$1. \frac{I}{-\hat{\Sigma}_{k|k-1}} \left| \begin{array}{c} H_k^T \\ 0 \end{array} \right. \rightarrow \hat{\Sigma}_{k|k-1} H_k^T \quad (4.1)$$

$$2. \frac{I}{-H_k} \left| \begin{array}{c} \hat{\Sigma}_{k|k-1} H_k^T \\ \Sigma v_k \end{array} \right. \rightarrow H_k \hat{\Sigma}_{k|k-1} H_k^T + \Sigma v_k \quad (4.2)$$

$$3. \frac{H_k \hat{\Sigma}_{k|k-1} H_k^T + \Sigma v_k}{-H_k^T} \left| \begin{array}{c} I \\ 0 \end{array} \right. \rightarrow H_k^T [H_k \hat{\Sigma}_{k|k-1} H_k^T + \Sigma v_k]^{-1} \quad (4.3)$$

$$4. \frac{I}{-\hat{\Sigma}_{k|k-1}} \left| \begin{array}{c} H_k^T [H_k \hat{\Sigma}_{k|k-1} H_k^T + \Sigma v_k]^{-1} \\ 0 \end{array} \right. \rightarrow K_k \quad (4.4)$$

$$\bullet \hat{\Sigma}_{k|k} = \hat{\Sigma}_{k|k-1} - K_k H_k \hat{\Sigma}_{k|k-1}$$

$$1. \frac{I}{-H_k} \left| \begin{array}{c} \hat{\Sigma}_{k|k-1} \\ 0 \end{array} \right. \rightarrow H_k \hat{\Sigma}_{k|k-1} \quad (4.5)$$

$$2. \frac{I}{K_k} \left| \begin{array}{c} H_k \hat{\Sigma}_{k|k-1} \\ \hat{\Sigma}_{k|k-1} \end{array} \right. \rightarrow \hat{\Sigma}_{k|k} \quad (4.6)$$

$$\bullet \hat{\Sigma}_{k+1|k} = F_k \hat{\Sigma}_{k|k} F_k^T + G_k \Sigma w_k G_k^T$$

$$= F_k \hat{\Sigma}_{k|k} F_k^T + \Sigma w_k$$

$$1. \frac{I}{-\hat{\Sigma}_{k|k}} \left| \begin{array}{c} F_k^T \\ 0 \end{array} \right. \rightarrow \hat{\Sigma}_{k|k} F_k^T \quad (4.7)$$

$$2. \frac{I}{-F_k} \left| \begin{array}{c} \hat{\Sigma}_{k|k} F_k^T \\ \Sigma w_k \end{array} \right. \rightarrow \hat{\Sigma}_{k+1|k} \quad (4.8)$$

$$\bullet \hat{x}_{k|k} = \hat{x}_{k|k-1} + K_k (y_k - H_k \hat{x}_{k|k-1})$$

$$1. \frac{I}{H_k} \left| \begin{array}{c} \hat{x}_{k|k-1} \\ y_k \end{array} \right. \rightarrow y_k - H_k \hat{x}_{k|k-1} \quad (4.9)$$

$$2. \frac{I}{-K_k} \left| \begin{array}{c} y_k - H_k \hat{x}_{k|k-1} \\ \hat{x}_{k|k-1} \end{array} \right. \rightarrow \hat{x}_{k|k} \quad (4.10)$$

以上より、カルマンフィルタの処理は図3のようになり、Faddeeva アルゴリズムを用いることでカルマンゲインの一部も並列化できる。




図3 計算の並列化

4.2 上三角化と零化の並列化

ここでは、Faddeeva アルゴリズムにより演算レベルでも更に並列化が可能であることを示す。また、データフローを用いることにより滞在時間を最小化することが可能であるため、ここではデータフローを用いることにする。

Faddeeva アルゴリズムにおいて、上三角化を行ってから零化を行うと滞在時間が増加してしまう。しかし、それらは同じ対角要素を用いて実行されることに着目すると、図4の様に処理を並列化することが可能になる。また本来、図4の各計算段階毎に除算が行われるが、除算は他の演算に比較して演算時間が数十倍かかるため⁷⁾、これも滞在時間を大幅に増加させる原因になる。しかし、各計算段階で除算を行わずに係数とし残しておき、それらの分母をすべて乗算した後、一度だけ除算を実行することで同様の結果を得ることができる。更に、求めたいのは左下行列であるので、除算結果は行列 D に対して作用させるだけでよい。

以上より、各計算段階は図5に示すデータフローにより実行される場合、滞在時間が最小になる。

次に、カルマンゲイン以外の計算は左上行列が単位行列であるため、単なる行列の乗算になる。滞在時間が最小になるのは、図6に示すデータフローで計算される場合である。




図4 上三角化と零化の並列化




図5 各段のデータフロー




図6 行列乗算のデータフロー

5. 実現法

前章で検討した滞在時間最小のデータフロー（図5、図6）を用いて、カルマンフィルタを構成する2種類の基本モジュールを構成する。

5.1 行列乗算の基本モジュール

前章で示したように、式(4.3)以外の計算は単なる行列の乗算となるため、図6のデータフローを適用した基本モジュールBM1を用いる。BM1を図7に示す。これをカルマンフィルタの計算式に用いる場合、各パラメータを行列A、B、Cに対応させて用いる。




図7 行列乗算の基本モジュールBM1
 $C = AB$ を実行




図8 Faddeevaアルゴリズムの基本モジュールBM2

5.2 上三角化と零化の基本モジュール

式 (4.3) に対して用いる基本モジュール BM2 は、図 5 に示されるデータフローを用いて構成するとき滞在時間は最小になる。BM2 を図 8 に示す。なお、行列 A、B、C、D はそれぞれ、 $H_k \hat{\Sigma}_{k|k-1} H_k^T + \Sigma v_k$ 、 I 、 H_k^T 、 0 に対応する。

5.3 滞在時間最小型カルマンフィルタの構成

これまで検討した基本モジュール BM1、BM2 を用いて、滞在時間最小型カルマンフィルタを構成する。図 9 に全体の構成を示す。ここで、PB1、PB2 はプロセッシングブロックで、それらの構成を図 10、図 11 に示す。なお、次数 n 、 l 、 m を 3 とした。同図より提案アーキテクチャでは、ほぼ 2 種類の基本モジュール BM1、BM2 のみで構成されており、高次のカルマンフィルタに対しては、BM1、BM2 を増やすだけで構成することができる。したがって、提案したアーキテクチャはモジュール性、規則性に優れ VLSI 実現向きである。

6. 滞在時間の評価

本アーキテクチャの滞在時間を評価し有効性を示す。まず、BM1、BM2 の滞在時間を求め、それらをもちいて全体の滞在時間を求める。ここで、乗算の処理時間を t_m 、加減算の処理時間を t_{as} 、除算の処理時間を t_d とする。

[BM1 の滞在時間]

$n \times n$ 行列に用いる BM1 の処理時間 t_{BM1} は、並列化により乗算 1 回、加減算 $\log_2 n$ 回分の処理時間になり、

$$t_{BM1} = t_m + t_{as} \log_2 n$$

となる。

[BM2 の滞在時間]

$n \times n$ 行列に用いる BM2 の処理時間 t_{BM2} は、並列化により乗算 1 回、加減算 1 回分の処理時間になり、

$$t_{BM2} = t_{as} + t_m$$

となる。

[PB1 の滞在時間]

PB1 は BM1 を並列に用いるため、滞在時間 t_{PB1} は t_{BM1} に等しい。

[PB2 の滞在時間]

PB2 の滞在時間 t_{PB2} は、PB2-* のなかでは処理時間の最も大きい PB2-D の処理時間、除算 1 回、乗算 1 回分の処理時間になる。したがって、

$$t_{PB2} = t_d + n(t_m + t_{as})$$

になる。

以上より、図 9 に示されるカルマンフィルタ全体の滞在時間 t_k は、

$$\begin{aligned} t_k &= t_{PB1} + 6t_{PB2} \\ &= t_d + (n+6)t_m + (n+6\log_2 n)t_{as} \end{aligned}$$

になる。

図 12 は、次数に対する滞在時間を DSP 1 個で実現した場合と比較した図である。なお、 $t_{as} = 50ns$ 、 $t_m = 50ns$ 、 $t_d = 2400ns$ ⁷⁾ とした。同図より、滞在時間は非常に小さい値となり、本アーキテクチャが滞在時間の減少に非常に有効であることがわかる。

滞在時間 [μs]




図 12 滞在時間の比較

▲ : 提案したアーキテクチャ

● : DSP




図 1 1 (b) プロセッシングブロック 2 - A
(PB 2 - A) の構成




図 1 1 (c) プロセッシングブロック 2 - B
(PB - 2 B) の構成




図9 滞在時間最小型カルマンフィルタの全体構成




図10 プロセッシングブロック (PB1) の構成
内部は基本モジュールBM1 (.) は行列の要素を表す




図11(a) プロセッシングブロック1 (PB1) の構成




図 1 1 (d) プロセッシングブロック 2-C
(PB 2-C) の構成




図 1 1 (e) プロセッシングブロック 2-D
(PB 2-D) の構成

7.あとかき

本研究では、Faddeevaアルゴリズムを用いた滞在時間最小型カルマンフィルタのVLSIアーキテクチャを提案した。これにより、きわめて小さい滞在時間を達成できることがわかった。今後、ハードウェア設計を行い評価を進める予定である。

参考文献

- 1)片山 徹, “応用カルマンフィルタ”, 朝倉書店
- 2)H.G.Yeh, “Systolic Implementation on Kalman Filters”, IEEE Trans., Acoust. Speech Signal Processing, vol.36, pp.1514-1517, Sept. 1988
- 3)Kung, Hwang, “Systolic Array Design for Kalman Filtering”, IEEE Trans., Signal Processing, vol.39, No. 1, Jan. 1991
- 4)中野, 西山, “パソコンで解くカルマンフィルタ”, 丸善出版
- 5)G.M.Megson, “A Fast Faddeev Array”, IEEE Trans. Comp., vol.41, No.12, Dec. 1992
- 6)Gilbert Strang, “線形代数とその応用”, 産業図書
- 7)TMS320c5X ユーザーズマニュアル, TEXAS INSTRUMENTS, 1994