計測自動制御学会東北支部 第 315 回研究集会 (2018.5.21) 資料番号 315-6

FPGAを用いたアフィン射影型適応ディジタルフィルタの 高性能アーキテクチャ

High-Performance Architecture for Afine Projection Adaptive Filter Using FPGA

〇石井勇也, 恒川佳隆

○ Yuya Ishii,Yoshitaka Tsunekawa

岩手大学

Iwate University

キーワード: FPGA(Field Programmable Gate Array), アフィン射影アルゴリズム (Afine Projection Algorithm), ディレードアップデート (Delayed Update), 高性能アーキテクチャ(High-Performance Architecture), 桁上げ伝播加算器 (Ripple Carry Adder)

連絡先: 〒 020-8551 盛岡市上田 4-3-5 岩手大学大学院総合科学研究科理工学専攻電気電子通信コース
 恒川・佐藤研究室 石井勇也, Tel:(019)621-6468, Fax:(019)621-6468, E-mail: tsune@iwate-u.ac.jp

1. はじめに

適応ディジタルフィルタはディジタル信号処 理技術の1つであり,通信システムや,計測制 御,オーディオシステムなど幅広い分野で広く 利用されている.近年浸透が著しい移動通信シ ステムにおいて,エコーキャンセラやノイズキャ ンセラ,適応等化器などに用いられており,こ れらは移動通信システムの中でも,重要な役割 を担っている.求められる性能としては,良好 な収束特性や低消費電力,高速性,有色性など 様々な性能が求められる.しかし,それらを同 時に満たすのは困難であるため,できる限り良 好な性能を同時に実現できる高性能アーキテク チャが必要とされている.

代表的な適応フィルタで知られる,NLMS 適 応フィルタ (NLMS-ADF) は比較的簡単に演算 が出来るため広く利用されている.しかし,有色 信号入力時,収束速度が劣化する問題点を持つ. それに対し,有色性に強く,収束速度が早い適 応フィルタとして,RLS 適応ディジタルフィル タ(RLS-ADF)が挙げられる.しかし,演算量が 多くハードウェア量が膨大になる問題点をもつ. そこで,本報告ではNLMS-ADF と RLS-ADF の中間の性質を持つアフィン射影型適応フィル タ(APA-ADF)用いる.

一方,ディジタルシステムの実現手段として, 近年,FPGA (Field Programmable gate array) が注目されている.FPGA は書き換え可能なロ ジック・デバイスであり,設定の変更・開発が 容易であるなどの利点がある.そのため,通信 基地局,航空宇宙分野など高度な処理を行う機 器から,ディスプレイ,プロジェクタ,携帯端 末など生活に身近な製品にまで幅広く利用され ている.

本報告では、FPGA 実装を前提とし高性能化 を行っていく.まず、APA-ADF の演算に用い る素子を共有化させ全体の素子数を削減する. 次に、ディレードアップデートを用いることで サンプリングレートを向上させた高性能アーキ テクチャを提案する.そして、収束特性評価と FPGA 評価により、本提案型の有効性を明らか にする.

アフィン射影型適応ディジタル フィルタ (APA-ADF)

2.1 アフィン射影アルゴリズム

アフィン射影アルゴリズム (APA: Affine Projection Algorithm) は演算量が少ない NLMS ア ルゴリズムと,非常に高速に収束する RLS アル ゴリズムの中間の性質を持ったアルゴリズムと して知られている. NLMS アルゴリズムが1時 刻の誤差を最小化する手法, RLS アルゴリズム が過去の観測データすべての誤差を最小化する 手法であるのに対し,このアルゴリズムでは射 影次数 p を導入することで p-1 時刻前までの誤 差を最小化するようにフィルタ係数を更新する アルゴリズムである.

アフィン射影アルゴリズムを用いた適応ディ ジタルフィルタ (APA-ADF)の計算式を示して いく. N タップでの時刻 k における入力信号ベ クトル,入力信号行列,フィルタ係数ベクトル, 出力信号ベクトルを式(1) ~ (4) に,所望信 号ベクトル, 誤差信号ベクトルを式(5)~(6) に 示す.

$$\boldsymbol{x}(k) = [x(k), x(k-1), \cdots, x(k-N+1)]^T$$
 (1)

$$\boldsymbol{X}(k) = [\boldsymbol{x}(k), \, \boldsymbol{x}(k-1), \cdots, \, \boldsymbol{x}(k-p+1)] \quad (2)$$

$$\boldsymbol{h}(k) = [h_0(k), h_1(k), \cdots, h_{N-1}(k)]^T$$
(3)

$$\boldsymbol{y}(k) = [y_0(k), y_1(k), \cdots, y_{N-1}(k)]^T$$
(4)



Fig. 1 Structure of APA-ADF.



Fig. 2 Structure of Inverse Matrix.

$$\boldsymbol{d}(k) = [d(k), d(k-1), \cdots, d(k-p+1)]^T \quad (5)$$
$$\boldsymbol{e}(k) = \boldsymbol{d}(k) - \boldsymbol{X}^T(k) \boldsymbol{h}(k)$$

$$= [e(k), e(k-1), \cdots, e(k-p+1)]^{T}$$
 (6)

なお,収束速度と演算量の兼ね合いにより射影 次数 *p*=2 の適応ディジタルフィルタを用いる.

このときの APA-ADF を Fig.1 に示す.フィル タ係数の更新式を式 (7) に示す.また,式 (7) 中 の $\mathbf{R}^{-1}(k)$ は式 (8) に示す入力信号行列の自己相 関行列の逆行列であり,これにより入力信号電 力による正規化を行っている.Fig.1 中の,逆行 列演算部を Fig.2 に示す.element1~element4 は $\mathbf{R}^{-1}(k)$ の要素とする. α はステップゲイン と呼ばれる定数で0から2の値を取る.

$$\boldsymbol{h}(k+1) = \boldsymbol{h}(k) + \alpha \, \boldsymbol{X}(k) \, \boldsymbol{R^{-1}}(k) \, \boldsymbol{e}(k) \quad (7)$$

$$\boldsymbol{R}(k) = \begin{bmatrix} \boldsymbol{x}^{T}(k) \, \boldsymbol{x}(k) & \boldsymbol{x}^{T}(k) \, \boldsymbol{x}(k-1) \\ \boldsymbol{x}^{T}(k-1) \, \boldsymbol{x}(k) & \boldsymbol{x}^{T}(k-1) \, \boldsymbol{x}(k-1) \end{bmatrix}$$
(8)

過去分の誤差信号を用いてフィルタ係数の更 新を一括に行う為,有色信号における収束速度 の影響が抑制できる.しかし,NLMS-ADFと 比べ多くの加算器と乗算器が必要となる.従っ て,高次になる程にAPA-ADFはハードウェア 量が膨大になる問題点がある.

2.2 積和演算分割化

演算に用いる素子を共有化し,全体の素子数 を削減する構成を提案する¹⁾.フィルタ出力演 算式をそれぞれ項数rの積和演算に分割し,同一 の素子を共有することでハードウェア量を削減 する.APA-ADFの出力信号ベクトルを式(9) に示す.

$$\boldsymbol{y}(k) = [y_0(k), y_1(k)]^T$$
$$= \begin{bmatrix} \boldsymbol{x}(k) \boldsymbol{h}(k) \\ \boldsymbol{x}(k-1) \boldsymbol{h}(k-1) \end{bmatrix}$$
(9)

余りを0とし、タップ数Nを項数rで割った ときの商をqとする.出力信号ベクトルの要素 $y_0(k)$ をq個の積和演算を足し合わせる形に変 形する.なお $y_1(k)$ も同様に変形する.

$$y_0(k) = \sum_{j=0}^{N-1} x(k-j)h_j(k)$$

= $\sum_{j=0}^{r-1} x(k-j)h_j(k) + \sum_{j=r}^{2r-1} x(k-j)h_j(k) + \cdots + \sum_{j=q(r-1)}^{qr-1} x(k-j)h_j(k)$ (10)

各項の積和演算において計算に用いる素子を 共有化し, r クロックかけて全体の計算を行う. 共有化することにより,素子数を大幅に削減す



Fig. 3 Structure of APA-ADF sharing elements. ることが出来る.また,項数rを大きく取るほどに素子が共有化されハードウェア量が削減で きる.その反面,項数rを大きく取るほど演算 に必要になるクロック数が増加する.提案型で はタップ数に関わらず項数r=8とする.

タップ数 N = 16 タップ,各積和演算の項数 r = 8としたときの $y_0(k)$ の式を式 (11) に示す. $y_1(k)$ も同様に処理する.

$$y_0(k) = \sum_{j=0}^{15} x(k-j)h_j(k)$$
$$= \sum_{j=0}^{7} x(k-j)h_j(k) + \sum_{j=8}^{15} x(k-j)h_j(k) \quad (11)$$

素子の共有化を行った APA-ADF の構成を Fig.3 に示す.この構成を取り入れることでフィ ルタ出力演算における加算器,乗算器を大幅に 減らすことができ全体の素子数を削減すること ができる.しかし,通常1回のクロックで演算 を行うのに対して,この構成ではrクロックを かけて出力を行う為,処理速度が遅くなりサン プリングレートが劣化する.従って,サンプリ ングレートの向上が求められる.

2.3 ディレードアップデート

サンプリングレートを向上するために,ディ レードアップデートを用いる.なお,ディレー



Fig. 4 Timing chart of 1 samlple period.



Fig. 5 Timing chart of 1 samlple period (Using delayed update).

ドアップデートを用いる前処理として加算器1 個,乗算器1個につきレジスタを挟むことでパ イプライン化を行っている.

ディレードアップデートとはフィルタ系数更 新に m 時刻前の誤差信号と入力信号ベクトル を用いることで出力計算と更新動作の並列化を 可能とする手法である.並列化を行うことで演 算に必要なクロック数を削減できる.ディレー ドアップデートを用いる問題点として,過去の 信号を用いる為,収束特性の劣化が挙げられる. このときのフィルタ係数更新式を式(12)に示す.

$$\boldsymbol{h}(k+1) =$$
$$\boldsymbol{h}(k) + \alpha \, \boldsymbol{X}(k-m) \, \boldsymbol{R}^{-1}(k-m) \, \boldsymbol{e}(k-m) \quad (12)$$



Fig. 6 Structure of proposed architecture.

提案型の構成において, r クロックで1回の 適応が完了するよう各素子の間にレジスタを挿 入することで信号が送られるタイミングを調整 する.

N = 16 タップでr = 8 において、ディレードアップデートを用いる前のタイミングチャートを Fig.4 に、ディレードアップデートを用いたタイミングチャートを Fig.5 に示す. <math>N = 16 タップでr = 8 の場合の遅延は m = 1時刻となる. なお、タップ数 $N = 2^{11}$ までは m = 1,以降 タップ数が2の3r 乗増化する毎に m を 1ずつ増 加させる.ディレードアップデートを用いたア フィン射影型適応ディジタルフィルタ (DAPA-ADF) を Fig.6 に示す.これによりクロック数を 削減しサンプリングレートが向上される.

3. 収束特性評価

システム同定問題を用いた収束特性評価を行 う. Fig.7 にシステム同定問題のシュミレーショ ンモデルを示す. Fig.7 は未知システムのフィル タ係数を推定するシステムであり,未知システ ムと適応フィルタの誤差を用いてフィルタ係数 の更新を行っている.

NLMS-ADF と DAPA-ADF に対して, 収束 特性評価を行っていく. 両者ともステップゲイン



Fig. 7 Model of identification system.



Fig. 8 Compation of the convergence(N=16).

により収束の速さと推定の精度が変化する.そ こで、両者を確認する方法として IRER(インパ ルス応答誤差比:Impulse Response Error Ratio) を用いる.IRER は未知システムと適応フィルタ におけるフィルタ係数を用いた評価方法となっ ている.kを時刻、Nをタップ数、w_i(k)を未 知システムのフィルタ係数、h_i(k)を適応フィ ルタのフィルタ係数としたときの IRER の計算 を式 (13) に示す.

$$IRER(k) = E\left[10\log 10\sum_{i=0}^{N-1} \frac{(w_i(k) - h_i(k))^2}{w_i^2(k)}\right]$$
(13)

条件として, 未知システムはタップ数 16,64 の FIR フィルタ, 入力信号は平均 0.00, 分散 0.05 の 白色信号, 係数 0.50 と 0.75 の一次 AR 過程によ る有色信号とし, 観測雑音は-50dB の入力信号に 無相関の白色ガウス雑音を加えた.また, ステッ プゲインは IRER が-50dB を示す値を選択し, 評 価を行う. タップ数毎 AR 係数別で NLMS-ADF



Fig. 9 Compation of the convergence(N=64).



Fig. 10 Compation of the convergence (N=64,APA-ADF,DAPA-ADF).

と DAPA-ADF を比較する. *N* = 16 の収束特 性評価結を Fig.8 に, *N* = 64 の収束特性評価 結果を Fig.9 に示す.

Fig.8,Fig.9 より DAPA-ADF は NLMS-ADF よりも,収束速度が速く,有色性に強いことが 確認できる.また,高次に成る程,収束速度の 優位性が増していることが確認できる.

Fig.10は64タップ,白色信号が入力した際の DAPA-ADF,APA-ADFの比較である.このこ とからディレードによる収束特性の影響が少な いことが確認できる.

4. FPGA 実装

今回は実装に Intel 社製の FPGA デバイスで ある Cyclone Ⅲ LS を用いる.

加算器に桁上げ伝播加算器 (RCA) を用いる.

Table 1Compation of the adder.

	RCA	CLAA
Number of LE	18	60
Propagation delay[ns]	11.531	15.918

Table 2 Circuit evaluation (N=16).

	DAPA-ADF	NLMS-ADF
Number of LE	11,713	18,453
Sampling rate[MHz]	3.14	3.14

Table 3 Circuit evaluation (N=64).

	DAPA-ADF	NLMS-ADF
Number of LE	27,593	69,190
Sampling rate[MHz]	3.14	3.14

一般的に,高速な加算器として,桁上げ先見加 算器が知られている (CLAA).その一方,桁上 げ伝搬加算器 (RCA) はゲート数が少ないもの の出力時間が長いことで知られている.しかし, Cyclone Ⅲ LS では 高速伝播する Carry Chain 配線が施されている²⁾.これにより RCA は高 速に動作できる.

Table 1 に 16bit 精度における RCA と CLAA の比較を示す. RCA の LE 数は CLAA の半分 以下に抑えられ, 伝搬遅延時間から RCA の方 が高速であることが確認できる.

乗算器には部分席の加算にRCAを用いたBooth 型乗算器を用いる.また,除算器には引き放し 方に基づいたセルアレイ除算器を用いる.

セルアレイ除算器は Fig.11 に示す Controll Add Subtract(CAS) セルをアレイ状に並べた 構成で Fig.12 に 4bit 精度出力での構成を示す. なお,提案型は出力 16bit 精度のパイプライン 化したセルアレイ除算器を用いる.

今回提案する DAPA-ADF と NLMS-ADF に ついてタップ数 16,64 について回路評価を行っ た.その結果を Table 2 と Table 3 に示す.



Fig. 11 Strcture of CAS cell.



Fig. 12 Structure of CAS module.

2つの表から, DAPA-ADF が NLMS-ADF と 同等のサンプリングレートであることが確認で きる.また, ハードウェア量も少なく, 高次に成 る程, 優位性が増し, タップ数 64 では NLMS-ADF の約 40%の LE 数で構成可能である.

5. まとめ

本報告では,APA-ADFの演算に用いる素子 を共有化することにより全体の素子数を削減し, ディレードアップデートを用いることで NLMS-ADF と同等のサンプリングレート,かつ有色 性に強く小規模な高性能アーキテクチャを提案 した.

今後は,射影次数3以上のアフィン射影型適応フィルタの高性能化を行い,更に有色性に強いアーキテクチャを検討していく.

参考文献

- 1) 工藤寛士, 恒川佳隆, "高速性及び面積効率に優れた NLMS 適応ディジタルフィルタの構成法", 情報処理学会東北支部研究会, Mar, 2016.
- 細田晃史, 佐々木拓朗, 内田勝也, 高橋 強, 恒川 佳隆, "分散演算型 LMS 適応フィルタの FPGA 実現", 計測自動制御学会東北支部第 257 回研究 集会, 257-10, May 31, 2010.