

分散演算を用いたブロックLMS適応フィルタの 超高速VLSIアーキテクチャ

Very High-Speed VLSI Architectures of Block LMS Adaptive Digital Filter Using Distributed Arithmetic

○高橋 強*, 樋口直司**, 恒川佳隆**, 田山典男**

○Kyo Takahashi*, Naoji HIGUCHI**, Yoshitaka TSUNEKAWA**, Norio TAYAMA**

*岩手県立産業技術短期大学校, **岩手大学

*Iwate Industrial Technology Junior College, **Iwate University

キーワード: 分散演算 (distributed arithmetic), ブロックLMSアルゴリズム (block LMS algorithm), 超高速 (very high-speed), 出力滞在時間 (output latency)

連絡先: 〒028-3615 岩手県紫波郡矢巾町大字南矢幅10-3-1 岩手県立産業技術短期大学校電子技術科
高橋 強, Tel.: (019)-697-9082, Fax.: (019)-697-9089, E-mail: kyo@iwate-it.ac.jp

1. はじめに

適応フィルタ(ADF)は, エコーキャンセラ, ノイズキャンセラ, アダプティブイコライザなど幅広くもちいられており, 実現の必要性がますます高まっている. そして, 実現に際しては, 高速性, 低消費電力, 良好な収束特性, 短い出力滞在時間, 小規模なハードウェアなど, 実に様々な性能が要求される. 近年では, 適応フィルタは広帯域信号や移動体通信において重要な役割を担うことが期待されており, この際には高速なサンプリングレートが特に要求される.

これまで, 我々は分散演算をLMS適応フィルタに適用した, 分散演算形LMS適応フィルタ(DA-ADF)を提案してきた⁶⁾⁻¹⁰⁾. 分散演算は, 内積演算を効率よく求める手法として知られており, ハー

ドウェア規模や消費電力の大きな乗算器を用いない構成が可能である²⁾⁻⁷⁾. また, 演算時間はベクトルの次数ではなく語長に依存することも特徴である. これらより, DA-ADFは高次における実現においても, 高速性, タップ数に依存しない短い出力滞在時間, 良好な収束特性, 小規模なハードウェア, 低消費電力を同時に満たす構成が可能である. しかし, サンプリングレートは高々数MHz程度であるため, 高速なサンプリングレートを要求されるアプリケーションには適していない.

LMSアルゴリズムの高速アルゴリズムであるブロックLMS(BLMS)アルゴリズムが提案されている^{11, 12)}. 通常のLMSアルゴリズムは入力信号をサンプリング時刻ごとに処理するのに対し, BLMSアルゴリズムでは L サンプリング時刻ごとに L 個の入力信号を並列に処理する. これにより, 1サン

プルあたりの処理時間を減少させることが可能である。Clarkらは、演算量の削減を目的にアルゴリズムを時間領域から周波数領域に変換して用いた¹¹⁾。しかし、高速フーリエ変換を用いて入力信号やパラメータを周波数領域に変換するため、タップ数が増加するにしたがい出力滞在時間が急激に増加するという問題点がある。また、これまで効果的な構成法については検討されていない。

本報告では、時間領域のブロックLMS適応アルゴリズムを用いて、これまで提案されていない分散演算を用いたブロックLMS適応アルゴリズム(BDAアルゴリズム)とそのマルチメモリブロック構造に対するアルゴリズム(MBDAアルゴリズム)を導出する。さらに、高速化を図るために、新たな更新方法であるプライオリティ・アップデートを提案する。MBDAアルゴリズムの収束特性を計算機シミュレーションで評価した結果、マルチメモリブロック構造の分散演算形LMS適応アルゴリズム(MDAアルゴリズム)⁶⁾とほぼ同等の収束特性を有することが明らかになった。さらに、MBDA適応フィルタの効果的なVLSIアーキテクチャを検討した。その結果、提案するアーキテクチャは高速なサンプリングレートを有し、しかも出力滞在時間が短いことが明らかになった。

2. BDAアルゴリズムの導出

2.1 LMSアルゴリズム

WidrowらのLMS(Least mean square)アルゴリズムは次のように表される¹⁾。入力信号を $x(k)$ とすると p 次入力信号ベクトル $\varphi(k)$ は

$$\varphi(k) = [x(k), x(k-1), \dots, x(k-p+1)]^T \quad (1)$$

と表される。次に、 p タップFIRフィルタの出力 $y(k)$ は次式で求められる。

$$y(k) = \varphi^T(k) \mathbf{w}(k) \quad (2)$$




Fig. 1 Block diagram of LMS-ADF.

ここで、 $\mathbf{w}(k)$ はFIRフィルタのタップ係数で

$$\mathbf{w}(k) = [w_0(k), w_1(k), \dots, w_{p-1}(k)]^T \quad (3)$$

である。誤差信号を $e(k)$ とすると、LMSアルゴリズムは次の様に表される。

$$\mathbf{w}(k+1) = \mathbf{w}(k) + 2\mu e(k) \varphi(k) \quad (4)$$

なお、 $d(k)$ は所望信号を表し、

$$e(k) = d(k) - y(k) \quad (5)$$

である。LMSアルゴリズムはサンプリング時刻 k ごとに出力計算と更新動作を実行する。LMS適応フィルタの基本構成を Fig. 1 に示す。

2.2 BLMSアルゴリズム

ブロックLMSアルゴリズムは、 L サンプル時刻毎に L 個の入力信号を並列に処理する。これにより、1入力サンプルあたりのサンプリング周期を $1/L$ に短縮することが可能になる。ブロック長 L 、ブロック番号 j 、タップ数 p に対して、入力信号ベクトル $\varphi_{j,i}$ を次の様に表す。

$$\varphi_{j,i} = [x_{j,i}, x_{j,i-1}, \dots, x_{j,i-p+1}]^T,$$

ここで、サンプリング時刻 k は、

$$k = jL + i, \quad i = 0, -1, \dots, -L+1,$$

であり、 i はブロック内における時刻を表す。BLMSアルゴリズムの入力信号マトリクスは次の様に表される。

$$\Gamma_j = [\varphi_{j,0}, \varphi_{j,-1}, \dots, \varphi_{j,-L+1}]^T$$

$$= \begin{bmatrix} x_{j,0} & x_{j,(-1)} & \cdots & x_{j,(-L+1)} \\ x_{j,(-1)} & x_{j,(-2)} & \cdots & x_{j,(-L)} \\ \vdots & \vdots & \ddots & \vdots \\ x_{j,(-p+1)} & x_{j,(-p)} & \cdots & x_{j,(-L-p+2)} \end{bmatrix}^T$$

出力信号 y_j と誤差信号 e_j は、次式で求められる。

$$y_j = \Gamma_j w_j,$$

$$e_j = d_j - y_j.$$

ここで、出力信号 y_j 、所望信号 d_j 、誤差信号 e_j として、タップ係数 w_j は

$$y_j = [y_{j,0}, y_{j,(-1)}, \cdots, y_{j,(-L+1)}]^T, \quad (6)$$

$$d_j = [d_{j,0}, d_{j,(-1)}, \cdots, d_{j,(-L+1)}]^T, \quad (7)$$

$$e_j = [e_{j,0}, e_{j,(-1)}, \cdots, e_{j,(-L+1)}]^T, \quad (8)$$

$$w_j = [w_j(0), w_j(1), \cdots, w_j(-p+1)]^T \quad (9)$$

である。これらより、ブロック LMS アルゴリズムは次のように表される。

$$\begin{aligned} w_{(j+1)} &= w_j + \frac{2\mu_B}{L} \Gamma_j^T e_j \\ &= w_j + \frac{2\mu_B}{L} q_j, \end{aligned}$$

ここで、 μ_B は収束速度と推定精度を決定するステップサイズパラメータ、そして

$$\begin{aligned} q_j &= [q_{j,0}, q_{j,(-1)}, \cdots, q_{j,(-L+1)}]^T \\ &= \Gamma_j^T e_j \\ &= \sum_{i=0}^{-L+1} \varphi_{j,i} e_{j,i}. \end{aligned}$$

である。ブロック長 $L=3$ の BLMS-ADF の基本構成を Fig. 2 に示す。入力信号が確定した時点で動作が開始され、FIR フィルタ出力が同時に得られる。次いで、誤差信号の計算とスケールングを並列に実行して更新値を求め、これらの更新値を加えた後にタップ係数を更新する。なお、タップ係数は各 FIR フィルタに共通である。LMS-ADF と BLMS-ADF ($L=3$) の動作タイミングを Fig. 3 に示す。通




Fig. 2 Block diagram of BLMS-ADF with $L=3$.




Fig. 3 Comparison of processing timing between LMS and block LMS algorithm. (a) LMS algorithm, (b) Block LMS algorithm with $L=3$.

常の LMS-ADF はサンプリング時刻ごとに出力計算と係数更新動作を行うのに対して、BLMS-ADF は3サンプリング時刻ごとに適応動作を並列に実行する。したがって、BLMS-ADF は1サンプルあたりの処理時間を $1/3$ に短縮することが可能になる。

2.3 分散演算形ブロック LMS アルゴリズム

分散演算は定係数ベクトルの内積演算を効率よく求める手法としてよく知られているが、係数が変化

する適応フィルタにおいても有効である^{2, 3, 4, 5}). 分散演算における内積演算は部分積のシフト加算により実行されるが, p 次ベクトルの内積演算における部分積数は, そのパターン数に応じた 2^p である. この集合を全適応関数空間と呼び, WAFS(Whole Adaptive Function Space) と表すことにする. WAFS は, 定係数の分散演算ではあらかじめ決定されるが, 適応フィルタでは逐次的に最適値を推定する. LMS アルゴリズムに分散演算を適用した分散演算形 LMS 適応フィルタ (DA-ADF) の基本構成を Fig. 4 に示す. 出力信号 $y(k)$ は, WAFS(RAM を用いて実現される) から指定された部分積を語長回数だけ読み出し, これらをシフト加算することにより得られる. そして, WAFS の部分積はスケールされた誤差信号を用いて更新される. この際, スケール値を 2 のべき乗で近似することにより, 乗算器を用いない構成が可能になる. なお, WAFS の要素を指定するアドレス信号には, 入力信号ベクトルのビットパターンから構成される p 次のアドレスベクトルを用いる. 更新式と出力計算式を以下に示す.

$$P(k+1) = P(k) + 0.5\mu pe(k) F, \quad (10)$$

$$y(k) = F^T P(k). \quad (11)$$

ここで,

$$P(k) = [p_0(k), p_1(k), \dots, p_{B-1}(k)]^T, \quad (12)$$

$$F = [-2^0, 2^{-1}, \dots, 2^{-(B-1)}]^T \quad (13)$$

である.

2.3.1 BDA アルゴリズム

BDA アルゴリズムは通常の BLMS アルゴリズムに分散演算を適用して, 次のように求められる. p 次の入力信号ベクトル $\varphi_{j,i}$ を次のように表す.

$$\varphi_{j,i} = A_{j,i} F, \quad i = 0, 1, \dots, -L+1 \quad (14)$$




Fig. 4 Block diagram of DA-ADF.

$A_{j,i}$ は入力信号のビットパターンを要素を持つアドレスマトリクスであり, F はスケールベクトルである. すなわち,

$$A_{j,i} = \begin{bmatrix} b_{j,i}(0) & \cdots & b_{j,i(-p+1)}(0) \\ b_{j,i}(1) & \cdots & b_{j,i(-p+1)}(1) \\ \vdots & \ddots & \vdots \\ b_{j,i}(B-1) & \cdots & b_{j,i(-p+1)}(B-1) \end{bmatrix}^T,$$

$$F = [-2^0, 2^{-1}, \dots, 2^{-(B-1)}]^T$$

である. ここで $b_{j,i}(l)$ は, ブロック j の時刻 i における入力信号 $x_{j,i}$ の第 l ビット ($l = 0, 1, \dots, B-1$) を表す. また, アドレスマトリクスの列ベクトル

$$Av_{j,i}(l) = [b_{j,i}(l), b_{j,i-1}(l), \dots, b_{j,i-p+1}(l)]^T, \\ l = 0, 1, \dots, B-1$$

をアドレスベクトルと呼び, その値を次のように定義する.

$$Av_{j,i}(m) = Av_{j,i}^T(m) F_A \\ F_A = [2^{(p-1)}, 2^{(p-2)}, \dots, 2^0]^T$$

分散演算における内積演算では, アドレスベクトルに対して部分積が定義されるため, アドレスベクトルは出力計算と更新動作において WAFS の要素を指定するために用いられる. これらの関係を用いて, 通常の BLMS アルゴリズムは次のように表される.

$$w_{(j+1)} = w_j + \frac{2\mu_B}{L} \sum_{i=0}^{-L+1} A_{j,i} F e_{j,i}$$

ブロック j 内の時刻 $i=0,1,\dots,-L+1$ に対してこの式を表すと

$$\begin{aligned} w_{j,(-L+2)} &= w_{j,(-L+1)} \\ &+ \frac{2\mu_B}{L} A_{j,(-L+1)} F e_{j,(-L+1)} \quad (15) \end{aligned}$$

$$\begin{aligned} &\vdots \\ w_{j,0} &= w_{j,(-1)} + \frac{2\mu_B}{L} A_{j,(-1)} F e_{j,(-1)} \quad (16) \end{aligned}$$

$$w_{(j+1),(-L+1)} = w_{j,0} + \frac{2\mu_B}{L} A_{j,0} F e_{j,0} \quad (17)$$

となる。ここで、 $w_{j,i}$ はブロック j の時刻 i におけるタップ係数ベクトルであり次の関係を有する。

$$w_{(j+1)} = w_{(j+1),(-L+1)}$$

この式の両辺に左から $A_{j,i}^T$ を掛けると、式(15)から式(17)は

$$\begin{aligned} A_{j,(-L+1)}^T w_{j,(-L+2)} &= A_{j,(-L+1)}^T w_{j,(-L+1)} \\ &+ \frac{2\mu_B}{L} A_{j,(-L+1)}^T A_{j,(-L+1)} F e_{j,(-L+1)} \quad (18) \end{aligned}$$

$$\begin{aligned} &\vdots \\ A_{j,(-1)}^T w_{j,0} &= A_{j,(-1)}^T w_{j,(-1)} \\ &+ \frac{2\mu_B}{L} A_{j,(-1)}^T A_{j,(-1)} F e_{j,(-1)} \quad (19) \end{aligned}$$

$$\begin{aligned} A_{j,0}^T w_{(j+1),(-L+1)} &= A_{j,0}^T w_{j,0} \\ &+ \frac{2\mu_B}{L} A_{j,0}^T A_{j,0} F e_{j,0} \quad (20) \end{aligned}$$

となる。ここで、

$$\begin{aligned} P_{j,i}^i &\equiv A_{j,i}^T w_{j,i} \\ &= [p_{j,i}(Av_{j,i}(0)), \dots, p_{j,i}(Av_{j,i}(B-1))]^T, \end{aligned}$$

$$\begin{aligned} P_{j,(i+1)}^i &\equiv A_{j,i}^T w_{j,(i+1)} \\ &= [p_{j,(i+1)}(Av_{j,i}(0)), \dots, p_{j,(i+1)}(Av_{j,i}(B-1))]^T \end{aligned}$$

と定義する。なお、 $P_{j,i}^{i'}$ は B 次のベクトルで、アドレスマトリクス $A_{j,i'}^T$ に対する WAFS の部分集合である。この部分集合を適応関数空間と呼び、AFS(Adaptive Function Space) と表すことにする。

これらの定義より、式(18)から式(20)は次のように表される。

$$\begin{aligned} P_{j,(-L+2)}^{(-L+1)} &= P_{j,(-L+1)}^{(-L+1)} \\ &+ \frac{2\mu_B}{L} A_{j,(-L+1)}^T A_{j,(-L+1)} F e_{j,(-L+1)} \quad (21) \end{aligned}$$

$$\begin{aligned} &\vdots \\ P_{j,0}^{(-1)} &= P_{j,(-1)}^{(-1)} \\ &+ \frac{2\mu_B}{L} A_{j,(-1)}^T A_{j,(-1)} F e_{j,(-1)} \quad (22) \end{aligned}$$

$$P_{(j+1),(-L+1)}^0 = P_{j,0}^0 + \frac{2\mu_B}{L} A_{j,0}^T A_{j,0} F e_{j,0} \quad (23)$$

入力信号を平均0の白色信号と仮定すると、 $A_{j,i}^T A_{j,i}$ の平均値は

$$E[A_{j,i}^T A_{j,i}] = 0.25pF$$

となり⁶⁾、これを式(21)から式(23)に代入すると、次のように簡略化される。

$$\begin{aligned} P_{j,(-L+2)}^{(-L+1)} &= P_{j,(-L+1)}^{(-L+1)} + u_{j,(-L+1)} \quad (24) \\ &\vdots \end{aligned}$$

$$P_{j,0}^{(-1)} = P_{j,(-1)}^{(-1)} + u_{j,(-1)} \quad (25)$$

$$P_{(j+1),(-L+1)}^0 = P_{j,0}^0 + u_{j,0} \quad (26)$$

ここで、

$$\begin{aligned} u_{j,i} &= 0.5p \frac{\mu_B}{L} F e_{j,i} \\ &= [u_{j,i}(0), u_{j,i}(1), \dots, u_{j,i}(B-1)]^T \\ i &= 0, -1, \dots, -L+1 \end{aligned}$$

である。これら L 個の更新式は並列に実行され、共有する WAFS の要素をアドレスベクトルによって順次選択して更新する。また、誤差信号のスケールリング値を2のべき乗で近似することにより、乗算器を用いない構成が可能になる。なお、WAFS は次のように表される。

$$Pw_{j,i} = [p_{j,i}(0), p_{j,i}(1), \dots, p_{j,i}(2^p-1)]^T$$

次に、BLMS アルゴリズムの出力方程式は

$$y_j = [y_{j,0}, y_{j,(-1)}, \dots, y_{j,(-L+1)}]^T$$




Fig. 5 Block diagram of BDA-ADF.

$$= [\varphi_{j,0}^T \mathbf{w}_j, \varphi_{j,-1}^T \mathbf{w}_j, \dots, \varphi_{j,-L+1}^T \mathbf{w}_j]^T$$

であるが、式(14)を適用して

$$\begin{aligned} \mathbf{y}_j &= [F^T A_{j,0}^T \mathbf{w}_j, \dots, F^T A_{j,-L+1}^T \mathbf{w}_j]^T \\ &= [F^T P_{j,-L+1}^0, \dots, F^T P_{j,-L+1}^{(-L+1)}]^T \quad (27) \end{aligned}$$

となる。ここで、

$$P_j^i \equiv P_{j,-L+1}^i, \quad i = 0, -1, \dots, -L+1$$

と定義して、これを式(27)に適用する。これより、出力計算式は

$$\begin{aligned} \mathbf{y}_j &= [y_{j,0}, y_{j,-1}, \dots, y_{j,-L+1}]^T \\ &= [F^T P_j^0, F^T P_j^{(-1)}, \dots, F^T P_j^{(-L+1)}]^T \quad (28) \end{aligned}$$

となり、各要素は同時に計算可能である。BDA-ADFの基本構成を Fig. 5 に示す。

2.3.2 プライオリティ・アップデート

式(24)~式(26)の並列更新動作を、従来のDA-ADFと同様に更新値ベクトル $\mathbf{u}_{j,i}$ の第0要素あるいは第 $B-1$ 要素から順次実行すると、同じ要素が $n(=2, \dots, L)$ 個の更新式で同時に更新対象になる場合がある。この際には、これらの更新値和を求めてから要素を更新する必要がある。しかし、 n に応じて加算処理時間は異なるため、パイプライ

ン処理には適していない。また、同時に選択される要素が複数存在する場合もあるため、WAFSの要素数に等しい 2^p 個の加算器群が必要になる。これは、ハードウェア規模と消費電力の増加につながる。

一方、更新値ベクトル $\mathbf{u}_{j,i}$ の要素は誤差信号に対するスケーリングベクトルの重み付けで決定されるため、絶対値が大きい要素ほどアルゴリズムが収束するための効果大きい。そこで、個々の更新式においてWAFSのある要素を更新する際に、最も絶対値の大きい更新値を用いて更新動作を実行することを考える。さらに、更新動作を規則的に実行するために式(24)から式(26)をWAFSを対象とする更新式に拡張する。

$$P\mathbf{w}_{j,-L+2} = P\mathbf{w}_{j,-L+1} + U_{j,-L+1} \quad (29)$$

⋮

$$P\mathbf{w}_{j,0} = P\mathbf{w}_{j,-1} + U_{j,-1} \quad (30)$$

$$P\mathbf{w}_{(j+1),(-L+1)} = P\mathbf{w}_{j,0} + U_{j,0} \quad (31)$$

ここで、 $P\mathbf{w}_{j,i}$ と $U_{j,i}$ は、それぞれブロック j の時刻 i におけるWAFSとその更新値を表し、

$$\begin{aligned} U_{j,i} &= [u_{0,i}, u_{1,i}, \dots, u_{(2^p-1),i}]^T \\ &= T_{j,i} [0.5p \frac{\mu_B}{L} F e_{j,i}] \end{aligned}$$

であり、 $T_{j,i}$ は $2^p \times B$ の変換行列である。ここで、更新式の有する B 個のアクセスベクトルの中で、いくつかのアクセスベクトルが同じ値を有する場合には、それらのなかで最も大きな更新値を有するアクセスベクトルを選択する。これより、 $T_{j,i}$ の列ベクトルの要素には一つの '1' が存在し、その他は全て '0' となる。なお、入力信号ベクトルが確定した時点で適応動作は開始されるので、全てのアクセスベクトルも確定している。これにより、WAFSに対する更新値 $U_{j,i}$ は同時使用が可能になる。そして、更新動作をWAFSの要素 $p_{j,i}(0) \sim p_{j,i}(2^p-1)$

の順に実行する。この更新方法をプライオリティ・アップデートと呼ぶことにする。更新式は、式(29)から式(31)へ順次代入して

$$Pw_{(j+1),(-L+1)} = Pw_{j,(-L+1)} + \sum_{i=0}^{-L+1} U_{j,i}$$

となり、さらに

$$\begin{aligned} Pw_{(j+1)} &\equiv Pw_{(j+1),(-L+1)} \\ &= [p_{(j+1)}(0), \dots, p_{(j+1)}(2^p-1)]^T, \\ Pw_j &\equiv Pw_{j,(-L+1)} \\ &= [p_j(0), \dots, p_j(2^p-1)]^T. \end{aligned}$$

と置くことにより、次式のように表される。

$$Pw_{(j+1)} = Pw_j + \sum_{i=0}^{-L+1} U_{j,i} \quad (32)$$

2.4 マルチメモリブロック構造

BDAアルゴリズムのWAFSの容量は 2^p wordsであるため、タップ数 p が増加するにしたがい容量が急激に増加する。これにより、ハードウェア規模と消費電力は増加し、収束速度が大幅に劣化する。この問題を解決するために、マルチメモリブロック構造(Multi-memory block structure)が提案されている⁴⁾。マルチメモリブロック構造では、 p 次のタップ係数を M 個に分割した (p/M) 次のベクトルに対してそれぞれWAFSを定義する。これにより、個々の容量は $2^{(p/M)}$ words、総容量は $M \cdot 2^{(p/M)}$ wordsと小容量になるため、小規模なハードウェアと低消費電力を実現でき、収束速度を大幅に改善することが可能である。

マルチメモリブロック構造を適用したBDAアルゴリズム(MBDAアルゴリズム)は以下のように表される。分割されたタップ係数とWAFSを次のように定義する。

$$\begin{aligned} w_j^m &= [w_j^m(0), w_j^m(1), \dots, w_j^m(R-1)]^T \\ Pw_{j,i}^m &= [p_{j,i}^m(0), p_{j,i}^m(1), \dots, p_{j,i}^m(2^R-1)]^T \\ m &= 0, 1, \dots, M-1, \end{aligned}$$

$$i = 0, -1, \dots, -L+1$$

ここで、

$$R = p/M$$

である。ブロック番号 j の時刻 i における適応関数空間と出力信号はそれぞれ次の様に表される。

$$\begin{aligned} P_j^{i,m} &= A_{j,i}^{m,T} w_j^m, \\ y_{j,i} &= \sum_{m=0}^{M-1} F^T P_j^{i,m}, \\ m &= 0, 1, \dots, M-1 \end{aligned}$$

ここで、

$$A_{j,i}^m = \begin{bmatrix} b_{j,i}^m(0) & \dots & b_{j,i-R+1}^m(0) \\ b_{j,i}^m(1) & \dots & b_{j,i-R+1}^m(1) \\ \vdots & \ddots & \vdots \\ b_{j,i}^m(B-1) & \dots & b_{j,i-R+1}^m(B-1) \end{bmatrix}^T$$

である。MBDAアルゴリズムの更新式は

$$P_{j,(-L+2)}^{(-L+1),m} = P_{j,(-L+1)}^{(-L+1),m} + 0.5R \frac{\mu_B}{L} F e_{j,(-L+1)} \quad (33)$$

⋮

$$P_{j,0}^{(-1),m} = P_{j,(-1)}^{(-1),m} + 0.5R \frac{\mu_B}{L} F e_{j,(-1)} \quad (34)$$

$$P_{(j+1),(-L+1)}^{0,m} = P_{j,0}^{0,m} + 0.5R \frac{\mu_B}{L} F e_{j,0} \quad (35)$$

である。これらの更新式は、次式で表される第 m 番のWAFSの中から B 個の要素を選択して更新することを表している。

$$Pw_{j,i}^m = [p_{j,i}^m(0), p_{j,i}^m(1), \dots, p_{j,i}^m(2^R-1)]^T$$

式(33)から式(35)をWAFSに拡張してプライオリティ・アップデートを適用する。

$$Pw_{j,(-L+2)}^m = Pw_{j,(-L+1)}^m + U_{j,(-L+1)}^m \quad (36)$$

⋮

$$Pw_{j,0}^m = Pw_{j,(-1)}^m + U_{j,(-1)}^m \quad (37)$$

$$Pw_{(j+1),(-L+1)}^m = Pw_{j,0}^m + U_{j,0}^m \quad (38)$$

Table 1 Step size parameters. M indicates the division number.

M	MDA algorithm	MBDA algorithm
1	2^4	2^2
2	2^3	2^2
4	2^3	2^1
8	2^3	2^0

ここで、 $U_{j,i}^m$ は m 番目のWAFSに対する更新値を表しており、

$$\begin{aligned} U_{j,i}^m &= [u_{0,i}^m, u_{1,i}^m, \dots, u_{(2^R-1),i}^m]^T \\ &= T_{j,i}^m [0.5R \frac{\mu B}{L} F e_{j,i}] \end{aligned}$$

である。 $T_{j,i}^m$ は、 $2^R \times B$ の変換行列である。更新式は、式(36)から式(38)へ順次代入して

$$Pw_{j,1}^m = Pw_{j,(-L+1)}^m + \sum_{i=0}^{-L+1} U_{j,i}^m$$

となり、さらに

$$\begin{aligned} Pw_{(j+1)}^m &\equiv Pw_{(j+1),(-L+1)}^m \\ &= [p_{(j+1)}^m(0), p_{(j+1)}^m(1), \dots, p_{(j+1)}^m(2^R-1)]^T, \\ Pw_j^m &\equiv Pw_{j,(-L+1)}^m \\ &= [p_j^m(0), p_j^m(1), \dots, p_j^m(2^p-1)]^T \end{aligned}$$

と定義することにより、更新式は次式のように表される。

$$Pw_{(j+1)}^m = Pw_j^m + \sum_{i=0}^{-L+1} U_{j,i}^m \quad (39)$$

となる。MBDA-ADFの基本構成をFig. 6に示す。なお、ここではBDA-ADFの基本構成からの変更箇所のみを示している。

3. 計算機シミュレーション

計算機シミュレーションにより、提案するMBDAアルゴリズムの収束特性を検証する。シミュレーションモデルはFig. 7に示されるシステム同定問題である。未知システムはタップ数8の低域通過FIRフィルタ、入力信号は平均0、分散0.05の白色ガウス




Fig. 6 Block diagram of MBDA-ADF. (a) modification of output calculation. (b) modification of update procedure.




Fig. 7 Simulation model.

信号、そして観測雑音として平均0、分散 1.50998×10^{-6} の入力信号とは無相関の白色ガウス信号を加えた。Fig. 8は分割数 $M = 1, 2, 4, 8$ のMDAアルゴリズムの収束特性である。なお、分割数 $M = 8$ のMDAアルゴリズムの収束特性はBLMSアルゴリズムの収束特性と同等である。Fig. 9はプライオリティ・アップデートを用いたMBDAアルゴリズムの収束特性である。なお、ブロック長 $L = 4$ 、分割数 $M = 1, 2, 4, 8$ である。Table. 1にシミュレーションに用いたステップサイズを示す。なお、ステップサイズの値は同じMSEを達成し、かつ最も高速な収束速度を示す値を選択した。これらより、提案するMBDAアルゴリズムはMDAアルゴ




Fig. 8 Convergence characteristics of MDA.




Fig. 9 Convergence characteristics of MBDA using priority update method.

リズムとほぼ同等の収束特性を有している。次に、Fig. 10 は分割数 $M = 4$ 、ブロック数 $L = 1, 2, 3, 4$ に対する MBDA-ADF の収束特性である。これより、MBDA アルゴリズムは異なるブロック数に対しても同等の良好な収束特性を有することがわかる。なお、多くのシミュレーションにおいても同様の結果を得ている。

4. VLSIアーキテクチャ

新たな更新方法であるプライオリティ・アップデートを用いた MBDA-ADF の高性能アーキテクチャを Fig. 11 に示す。なお、ブロック長と分割数はどちらも 2 とした。入力信号レジスタは $(p+L-1) \times B$ 個の 1bit シフトレジスタ (SR) で構成され、Controller は入力信号のビットパターンにより Selector の制御




Fig. 10 Convergence characteristics of MBDA using priority update method for various L.

信号を生成する。

MBDA アルゴリズムは、フィルタ出力の計算と WAFS の更新の二つのステージからなる。

出力計算

まず、 $WAFS_0$ と $WAFS_1$ の要素を Selector-0 によって選択する。なお、Selector-0 はアドレスベクトルによって制御される。そして、選択された 2 つの要素を加えた後にシフト加算を行う。この操作を B 回行うことにより、二つの出力信号が同時に得られる。これまで、WAFS は RAM (Random Access Memory) を用いて実現されてきた。しかし、RAM では複数要素を同時に読み出すことができないため、出力計算における並列処理は不可能である。そこで、本構成では WAFS を Latch を用いて実現することにより並列処理を可能にしている。

WAFS の更新

まず、所望信号から出力信号を減算して誤差信号が得られ、次いで誤差信号は Scaler により $0 \sim B-1$ ビットの右シフトされた信号が出力される。WAFS の更新は、 $p_{j,i}^m(0) \sim p_{j,i}^m(2^R-1)$ の順に実行する。まず、WAFS の要素は Selector-0、そして更新値 (シフトされた誤差信号) は Selector-1 によって選択される。そして、これらを加算した後、Selector-2 によって対象となる要素を選択して更新する。




Fig. 11 Block diagram of proposed MBDA-ADF with $L=M=2$.

タイミングチャートを Fig. 12 に示す。 L 個の入力信号サンプルに対するサンプリング周期 T_s^L とサンプリングレート F_s^L は

$$T_s^L = ([\log_2(L+1)] + [\log_2 M] + 2^R + B + 1) \cdot \tau_p,$$

$$F_s^L = 1/T_s^L,$$

である。1サンプルあたりのサンプリング周期 T_s は、 L で割り

$$T_s = T_s^L / L.$$

となるので、サンプリングレート F_s は

$$F_s = 1/T_s$$

である。出力滞在時間 τ_o は、 T_s^L と出力計算時間




Fig. 12 Timing chart of proposed MBDA-ADF.

τ_{oc} の和であるので、

$$\tau_{oc} = ([\log_2 M] + B) \cdot \tau_p$$

$$\tau_o = T_s + \tau_{oc}$$

$$= ([\log_2(L+1)] + 2[\log_2 M] + 2^R + 2B + 1) \cdot \tau_p$$

となる。ここで、 $[x]$ は x 以上の最小の整数であり、 τ_{add} と τ_{sel} はそれぞれ加算器とセクタの出力滞在時間を表す。ブロック長に対するサンプリングレートと出力滞在時間を Table. 2 に示す。なお、タップ数は $p = 128$ 、 $\tau_{add} = 15ns$ 、 $\tau_{sel} = 7ns$ とした。ブロック長 L が増加するにしたがって、サンプリングレートと出力滞在時間もともに増加するが、サンプリングレートの増加に対して出力滞在時間の増加は非常に小さいことがわかる。これは、並列処理のため出力計算時間はブロック長に依存しないこと、そして WAFS の更新動作においては、 L 個の更新値を加算するために "Tree-adder" (加算器をツリー状に配置した構造を有する) を使用して更新時間の増加を極力抑制しているためである。分割数が 32 から 64 に増加すると、サンプリングレートは増加し、出力滞在時間は減少している。マルチメモリブロック構造の出力計算においては、 M 個の WAFS から選択される要素を加算する処理時間が新たに追加される。これは、サンプリングレートの減少と出力滞在時間の増加をも

Table 2 Sampling rate F_s and output latency τ_o of MBDA-ADF for $M=32, 64$, $p=128$ and $B=16$.

	M=32(R=4)		M=64(R=2)	
L	F_s [MHz]	τ_o [ns]	F_s [MHz]	τ_o [ns]
1	1.16	1326.0	1.61	1105.0
2	2.26	1348.1	3.12	1127.1
4	4.41	1370.2	6.03	1149.2
8	8.62	1392.3	11.68	1171.3
16	16.84	1414.4	22.62	1193.4
32	32.90	1436.5	43.88	1215.5

たらず。しかし、本構成では”Tree-adder”を用いるため、分割による出力計算時間 τ_{oc} の増加は極めて少ない。一方、更新時間はWAFSの容量に依存しており

$$(\lceil \log_2(L+1) \rceil + 2^R - 1) \cdot \tau_p$$

であるが、分割数の増加により各適応関数空間の容量(2^R)が減少するために更新時間も減少する。これらより、分割数 $M=64$ においてサンプリングレートが増加し、出力滞在時間は減少するのである。さらに大きなブロック長を選択すると、MBDA-ADFはより高速なサンプリングレートを実現可能である。

Table. 3にClarkらの周波数領域アルゴリズムによるBLMS-ADF¹¹⁾との比較を示す。Clarkらの周波数領域におけるBLMS-ADFは、高速フーリエ変換を用いるためにタップ数とブロック長を同じ2のべき乗に選択する必要がある。そこで、比較においてはブロック長 L とタップ数 p を2から128までの2のべき乗を選択した。我々の提案するMBDA-ADFは、 $L(=p)=128$ において165.5MHzのサンプリングレートを達成可能である。これは、BLMS-ADFの約277.7%である。出力滞在時間もBLMS-ADFより短く、約39.5%の1259.7nsである。また、 $L(=p)$ に対する増加も極めて少ない。より大きな $L(=p)$ に対して、さらに高速なサンプリング・レートを達成可能である。

Table 3 Comparison of sampling rate F_s and output latency τ_o between MBDA-ADF with $M=64$ and BLMS-ADF. The word length $B=16$.

	MBDA		BLMS	
L(=p)	F_s [MHz]	τ_o [ns]	F_s [MHz]	τ_o [ns]
2	3.93	861.9	3.16	918.0
4	7.24	928.2	4.52	1296.0
8	13.4	994.5	7.04	1674.0
16	25.0	1060.8	11.5	2052.0
32	46.7	1127.1	19.5	2430.0
64	87.8	1193.4	33.8	2808.0
128	165.5	1259.7	59.6	3186.0

5. あとがき

本報告では、分散演算形ブロックLMSアルゴリズム(BDAアルゴリズム)と、マルチメモリブロック構造を適用したアルゴリズム(MBDAアルゴリズム)を初めて提案した。さらに、パイプライン処理向きの更新方法であるプライオリティ・アップデートを提案した。提案したアルゴリズムは良好な収束速度と推定精度を有することを計算機シミュレーションにより確認した。さらに、効果的なVLSIアーキテクチャを検討し、サンプリングレートと出力滞在時間を評価した。提案するMBDA-ADFは、タップ数128、分割数64、ブロック長128において165.5MHzのサンプリングレートを達成可能である。これは、従来法の約277.7%である。また、出力滞在時間も1259.7nsと非常に短く、従来法の39.5%である。このように、提案したMBDA-ADFはブロックLMSアルゴリズムの本来有する並列性を有効に利用した高速性と短い出力滞在時間を有し、さらに分散演算の適用によりタップ数に対する出力滞在時間の増加を最小限に抑えることが可能な高性能適応フィルタである。

分散演算の適用はハードウェア規模と消費電力においても有効であるため、今後は詳細なVLSI評価を行い、さらに収束条件などの理論解析も行う予定である。

参考文献

- 1) B. Widrow, J. R. Glover, Jr., J. M. McCool, J. Kaunitz, C. S. Williams, R. H. Hearn, J. R. Zeidler, E. Dong, Jr., and R. C. Goodlin, "Adaptive noise cancelling : Principles and applications," *Proc. IEEE*, vol.63, pp.1692-1716, Dec.1975.
- 2) A. Peled and B. Liu, "A new hardware realization of digital filters," *IEEE Trans. Acoust., Speech & Signal Process.*, vol.22, no.12, pp.456-462, Dec.1974.
- 3) C. F. N. Cowan and J. Mavor, "New digital adaptive filter implementation using distributed-arithmetic techniques," *IEE Proc.*, vol.128, Pt.F, no.4, pp.225-230, Aug. 1981.
- 4) C. H. Wei, J. J. Lou, "Multimemory block structure for implementing a digital adaptive filter using distributed arithmetic," *IEE Proc.*, vol.133, Pt.G, no.1, pp.19-26, Feb. 1986.
- 5) C. F. N. Cowan, S. G. Smith and J. H. Elliott, "A digital adaptive filter using a memory-accumulator architecture: theory and realization," *IEEE Trans. Acoust., Speech & Signal Process.*, vol.31, no.3, pp.541-549, Jun. 1983.
- 6) Y. Tsunekawa, K. Takahashi, S. Toyoda, M. Miura, "High-Performance VLSI Architecture of Multiplierless LMS Adaptive Filters Using Distributed Arithmetic," *IEICE Trans. Fundamentals*, vol.J82-A, no.10, pp.1518-1528, Oct.1999.
- 7) K. Takahashi, Y. Tsunekawa, S. Toyoda, M. Miura, "High-Performance Architecture of LMS Adaptive Filters Using Distributed Arithmetic Based on Half-Memory Algorithm," *IEICE Trans. Fundamentals*, vol.J84-A, no.6, pp.777-787, June.2001.
- 8) K. Takahashi, Y. Tsunekawa, N. Tayama, K. Seki, "Analysis of the Convergence Condition of LMS Adaptive Filter Using Distributed Arithmetic," *Proceedings of ITC-CSCC'01*, vol.1, pp.576-579, July.2001.
- 9) K. Takahashi, Y. Tsunekawa, N. Tayama, K. Seki, "Convergence Condition Analysis of LMS Adaptive Filters Using Distributed Arithmetic," *Proceedings of the 187-th SICE Tohoku-Branch Research Convention*, vol.187-3, June.2000.
- 10) K. Takahashi, Y. Tsunekawa, N. Tayama, K. Seki, "Analysis of the Convergence Condition of LMS Adaptive Filter Using Distributed Arithmetic," *IEICE TRANS. FUNDAMENTALS*, vol.E85-A, NO.6, pp.151-158, JUNE.2002.
- 11) Gregory A. Clark, Sanjit K. Mitra, Sydney R. Parker, "Block Implementation of Adaptive Digital Filters," *IEEE Trans. Circuits and Syst.*, vol. CAS-28, pp.584-592, June. 1981.
- 12) A. Feuer, "Performance Analysis of the Block Least Mean Square Algorithm," *IEEE Trans. Circuits and Syst.*, vol. CAS-32, pp.960-963, Sept. 1985.