計測自動制御学会東北支部 第221回研究集会 (2005.5.30) 資料番号 221-14

RCD-NCLMS適応ディジタルフィルタの高性能 パイプラインアーキテクチャ

High-performance Pipelined Architecture of the RCD-NCLMS Adaptive Digital Filter

○菅野 大輔[†], 高橋 強^{††}, 恒川 佳隆[†]

ODaisuke Kanno[†], Kyo TAKAHASHI^{††}, Yoshitaka TSUNEKAWA[†]

†岩手大学, ††岩手県立産業技術短期大学校

[†]Iwate University, [†][†]Iwate Industrial Technology Junior College

キーワード: カットセットリタイミング(cutset retiming), NCLMS(Non-canonical LMS), 出力滞在時間(output latency), 収束速度(convergence speed), パイプラインアーキテクチャ(pipelined architecture)

連絡先: 〒020-8551 盛岡市上田4-3-5 岩手大学工学部 菅野大輔, Tel.:(019)621-6468, Fax.:(019)621-6468, E-mail: t3304009@iwate-u.ac.jp,

1. まえがき

適応フィルタは、エコーキャンセラやノイズキャ ンセラ、適応等化器など幅広く用いられており、そ の応用範囲を広げている.この適応フィルタを実 現する際には高速なサンプリングレートや短い出 力滞在時間(Latency)、小規模ハードウェア、低消 費電力、良好な収束特性など、多くの性能が要求 される.しかし、これらの要求される性能は互い に相反する性能を含むため、これらを同時に満足 させることは極めて困難である.

LMS適応ディジタルフィルタ(LMS Adaptive Digital Filter,LMS-ADF)の構造にカットセットリタイ ミングを適用して得られるNCLMS適応ディジタ ルフィルタ(Non-canonical LMS Adaptive Digital Filter,NCLMS-ADF)が提案されている¹⁾²⁾³⁾.こ の構成は、フィルタ出力部がタップ間隔のパイプ ライン構成となるため出力滞在時間が非常に短い という長所を有する.しかし,一方ではLMS-ADF よりも収束速度が大幅に劣化するということが知 られている.この理由は,NCLMS-ADFの構成が 通常のLMS-ADFとは異なり,各タップ出力の加 算のラインに"ディレー・アダー・ライン"と呼ばれ る,加算器と遅延器を縦続に接続した構成を有す る.これにより,NCLMS-ADFの出力はディレー・ アダー・ラインを通過したタップ出力の和となる ため,係数の遅延(係数遅延)による誤差が含ま れる.そして,この係数遅延は安定性を保証する ステップサイズパラメータの上限を低下させるこ と,遅延量が増加するにつれて減少することが示 された4).

我々はこれまで,非常に高速な収束を可能とし た新たなNCLMSアルゴリズムを提案してきた⁵⁾. このアルゴリズムは,NCLMSの導出時に用いる カットセットの設定に多くの自由度があることに 着目し、フィルタ出力に現れる係数の遅延を最小 にするカットセットを見出し、これを用いたリタイ ミングによって導出される.このアルゴリズムを、 RCD-NCLMSアルゴリズム (Reduced Coefficient Delay NCLMS Algorithm) と呼ぶ.

本報告では、タップ数に依存しない短い出力滞 在時間, 高速なサンプリングレート, 高速な収束 特性を達成可能なパイプライン RCD-NCLMS 適 応フィルタを提案する.まず, RCD-NCLMS アル ゴリズムが 通常の NCLMS と同等の短い出力滞在 時間を有すること、そしてフィルタ部、誤差生成 部,係数更新部のそれぞれが同じ演算時間で動作 していることに着目し、これら3つの動作を並列 処理させるパイプライン RCD-NCLMS を導出す る.次に,導出した構成の収束特性を計算機シミュ レーションにより評価し、通常の NCLMS よりも 高速な収束特性を有することを示す.最後に,提 案するパイプライン RCD-NCLMS 適応フィルタ に対し VLSI 評価を行い,通常の NCLMS と同等 の出力滞在時間,ハードウェア規模を有しながら, 高速なサンプリングレートを有することを示す.

2. NCLMSアルゴリズム

時刻kにおけるフィルタ出力 $\tilde{y}(k)$ と誤差信号 $\tilde{e}(k)$ は次のように表される.

$$\tilde{y}(k) = \boldsymbol{X}^T(k) \, \tilde{\boldsymbol{H}}(k)$$
 (1)

$$\tilde{e}(k) = d(k) - \tilde{y}(k) \tag{2}$$

X(k), H(k), $\hat{H}(k)$ はそれぞれN次の入力信号ベ クトル,係数ベクトル,そして時間差を伴う係数 ベクトルである.これらはそれぞれ以下のように 表される.

$$\mathbf{X}(k) = [x(k), x(k-1), \dots, x(k-N+1)]^T$$
(3)

$$\boldsymbol{H}(k) = [h_0(k), h_1(k), \dots, h_{(N-1)}(k)]^T \quad (4)$$



Fig. 1 Fundamental structure of NCLMS adaptive filter.



Fig. 2 State transition diagram of NCLMS adaptive filter for N = 4.

$$\tilde{\boldsymbol{H}}(k) = \boldsymbol{H}(k) - \boldsymbol{\gamma}(k)$$
 (5)

$$= [h_0(k), h_1(k), \dots, h_{(N-1)}(k)]^T$$
(6)

$$= [h_0(k), \dots, h_{(N-1)}(k-N+1)]^T$$
 (7)

ここで、 $\gamma(k)$ は次のように表される.

$$\gamma(k) = 2\mu \begin{bmatrix} 0 \\ \sum_{i=1}^{1} \tilde{e}(k-i)x(k-1-i) \\ \sum_{i=1}^{2} \tilde{e}(k-i)x(k-2-i) \\ \vdots \\ \sum_{i=1}^{N-1} \tilde{e}(k-i)x(k-N+1-i) \end{bmatrix}$$
(8)

NCLMSアルゴリズムの更新式は次のように表される.

$$\boldsymbol{H}(k+1) = \boldsymbol{H}(k) + 2\mu\tilde{\boldsymbol{e}}(k)\boldsymbol{X}(k)$$
(9)

NCLMS-ADFの基本構成を図1 に、出力計算に おける状態遷移図を図2に示す. 図1に示すよ うに、NCLMSのフィルタ出力は加算器と遅延器



Fig. 3 Fundamental structure of LMS adaptive filter.

が縦続に接続された"ディレー・アダー・ライン" を伝播して得られる.過去の係数を用いて計算さ れたNCLMSのフィルタ出力には, 式(8)の係数 誤差に起因する出力誤差が含まれる.このため, NCLMS は LMS と比較して収束速度が大きく劣 化する⁴⁾.これより,NCLMS適応アルゴリズムの 収束速度を改善するためには,係数遅延を小さく する必要がある.

3. RCD-NCLMS アルゴリズム の導出

提案法をリタイミングにより導出する.対象は 図 3 に示す LMS-ADF である. 複雑さを避ける ため、フィルタ部と係数更新部にわけて導出する.

3.1 フィルタ構成

従来の NCLMS と RCD-NCLMS のフィルタ部 の構成を 図4 に示す. 従来法は LMS の構成に 対しタップ毎にカットセットを設定しリタイミン グを行って得られた構成であり,各タップがパイ プライン構成を有する.したがって,ピッチ間隔 でステージを区切って (a) のように表すことがで きる.パイプラインのピッチ τ_p を

$$\tau_p = \tau_{add} + \tau_{multi} \tag{10}$$

とする.ただし、 τ_{add} 、 τ_{multi} はそれぞれ加算器、 乗算器の演算時間である.この構成では各ステー ジに1タップ割り当てられており、係数遅延は0 ~N-1まで連続している.以下では、従来法と 同じ出力滞在時間を有し、同時に係数遅延を減少 させる構成を導出する. RCD-NCLMS の基本構成 を 図4(b)に示す.これは,遅延のより少ないス テージにより多くのタップを配置して係数遅延を 減少させる構成である.そして、この構成は各ス テージに多入力加算器を配置することにより可能 になり、ここでは多入力加算にバイナリ・ツリー・ アダー (Binary Tree Adder, BTA) を用いて実現 する. BTA は、ステージ0 では乗算器、ステー ジ1以降では Tp と同じ演算時間を有するタップ モジュールと並列に動作する. したがって BTA の 加算段数は、そのステージで許容される滞在時間 と加算器の出力滞在時間に依存し、これにより各 ステージに配置可能なタップ数が決まる.ここで、 加算器の演算時間を一定として、加算器と乗算器 の出力滞在時間に次の条件を設定する.

$$m \cdot \tau_{add} \leq \tau_{multi}, \quad m = 1, 2, \dots$$
 (11)

また,導出の際に設定するカットセットは,従来 とは異なり,次の2種類を用いる.1つは,ステー ジに配置するタップを分離するためのカットセッ トであり,2つめは BTA を分割させるためのカッ トセットである.

以下, 簡単化のため *m* = 2 として, 提案法を導出する.

[ステージ 0, 1 の導出]

ステージ0及び1を導出するカットセットリタ イミングの過程を図5に示す.まず、(a)のよう にステージ0とステージ1に配置するタップを分 離するためにCS0とCS1を設定してリタイミン グを行い、(b)の構成を得る.次に、CS0とCS1 の間に配置されている加算器を(c)のようにBTA に構成を変更する.最後に、CS0-1を設定してリ タイミングを行い、BTAを遷移させ(d)の構成を 得る.以上の操作により、タップ0とBTAから 構成されるステージ0と、タップ1~6から構成 されるステージ1が導出される.



Fig. 4 Filter part of the conventional NCLMS and RCD-NCLMS adaptive filter.

CS0, CS1を設定する位置は、以下のように決 定される.まず,ステージ0に配置されるタップ 数は以下のように求められる. ステージ0に許容 される滞在時間はフィルタ出力端から てっである. これを満足できるのはタップ0のみであるため, CS0 はタップ0と1を分割するように設定する. 次に,ステージ1に配置されるタップ数は以下の ようになる. 図4 のように、ステージ0の乗算 器と並列に動作する BTA の加算段数は m(ここ ではm = 2)であるため, BTA の入力数は4であ る. ディレー・アダー・ライン からの入力を考慮 すると、ステージ1に配置されるタップが使用す る BTA 入力数は3となる. そして, これに接続 されるタップモジュールは2タップで構成されて いるため,ステージ1には $3 \times 2 = 6$ タップが配 置される. これより、CS1 はこの 6 タップを分離 するためにタップ6と7の間に設定される.最後 に, BTA をステージ0に遷移させるために CS0-1 を設定してリタイミングを行う.

[ステージ 2 の導出]

ステージ2を導出するカットセットリタイミン グの過程を 図6 に示す. これはステージ0,1と 同様に,ステージ2 に配置するタップを分離する



Fig. 5 Deriving process of stage 0 and stage 1.

ための CS2 を設定してリタイミングを行い,分割 したタップを BTA に構成変更する.最後に,CS1-2 を設定してリタイミングを行い,BTA を遷移さ せる.

CS2 を設定する位置は以下のように決定される. まず,ステージ 1 に配置される BTA の許容時間 は $\tau_p = 3\tau_{add}$ であるため,段数は 3 段,入力数は



Fig. 6 Deriving process of stage 2.

8となる. ディレー・アダー・ラインからの入力を 考慮すると, ステージ2に配置されるタップが使 用できる BTA 入力数は7となる. そして, これ に接続されるタップモジュールは2タップで構成 されているため, ステージ2には7×2=14タッ プが配置される. これより, CS2はこの14タップ を分離するためにタップ20と21の間に設定され る. 最後に, BTA をステージ1に遷移させるため に CS1-2を設定してリタイミングを行う.

ステージ 3 以降の導出については,ステージ 2 と同様の操作を行うことにより,一様に構成す ることができる.最終ステージではディレー・ア ダー・ラインによる入力を考慮する必要はないた め,BTA に接続されるタップ数の最大値は 16 と なる.

以上の操作により,提案法のフィルタ出力部が 導出される.そして,1つの遅延量に割り当てら れるタップ数は乗算器と加算器の演算時間に依存 しており,乗算器に対して相対的に加算器を高速 化できれば,より多くのタップを割り当てること ができる.



Fig. 7 Retiming of the update part by the CS0 and CS1.

3.2 係数更新部の構成

係数更新部の構成は、フィルタ出力部を生成する ために設定したカットセットを用いて導出する.こ こで、BTA を遷移させるために用いたカットセッ ト CSO-1,CS1-2, ... は、閉ループで設定している ため係数更新部には影響しない.よって、考慮す るのはステージを分割するために設定した CSO, CS1, ... である. CSO と CS1 によるカットセット リタイミングの過程を 図7 に示す.まず,(a)の ように CSO と CS1 に対してリタイミングを行い, (b)を得る.(b)の構成は、誤差フィードバックラ イン上に"逆時間の遅延器"が挿入されるが、これ は因果律を満たさないため実現不可能である.そ こで、従来のNCLMSの導出と同様に、誤差信号と 入力信号の時間差を保ちながら時間のシフトを行 うことにより、(c)の構成を得る.

CS2 以降についても同様の操作を行うことにより,係数更新部の構成を得ることができる.

3.3 アルゴリズム

導出した構成より、RCD-NCLMSのアルゴリズ ムを導出する. ステージ数を S, ステージ S_i (i = $(0,1,\ldots,S-1)$ に配置されるタップ数を N_i とする. なお,

$$N = \sum_{i=0}^{S-1} N_i$$
 (12)

である. RCD-NCLMS の出力は次式で表される.

$$\hat{\boldsymbol{y}}(k) = \hat{\boldsymbol{H}}^{T}(k) \boldsymbol{X}(k)$$
(13)

ここで, $\hat{H}(k)$ は時間差を伴う係数ベクトルであり, 次のように表される.

$$\begin{split} \boldsymbol{H}(k) &= [\\ h_0(k), \\ h_1(k-1), \cdots, h_{(N_1)}(k-1), \\ h_{(N_1+1)}(k-2), \cdots, h_{(N_1+N_2)}(k-2), \\ \cdots, \\ h_{(N-1-N_{(S-1)})}(k-S+1), \cdots, \\ h_{(N-1)}(k-S+1)]^T (14) \end{split}$$

また,入力ベクトル X(k) は次式である.

$$m{X}(k) = [x(k), x(k-1), \cdots, x(k-N+1)]^T$$
 (15)

そして, ステージ
$$S_i$$
に配置されるタップ数 N_i は,

$$N_{i} = \begin{cases} 1 & i = 0\\ 2^{(m+1)} - 2 & i = 1\\ 2^{(m+2)} - 2 & i = 2, \cdots, S - 2\\ N - N_{p} & i = S - 1 \end{cases}$$
(16)

である.ここで,

$$N_p = \sum_{j=0}^{S-2} N_j$$
 (17)

とおいた.また、係数更新式は次のようになる.

$$\boldsymbol{H}(k+1) = \boldsymbol{H}(k) + 2\mu \hat{e}(k) \boldsymbol{X}(k) \quad (18)$$

$$\hat{e}(k) = d(k) - \hat{y}(k)$$
 (19)

3.4 パイプラインRCD-NCLMSアルゴ リズム

次にパイプラインを実現して高速化を図った構成である提案するパイプライン RCD-NCLMS を導



Fig. 8 Comparison of timing chart of NCLMS and pipelined RCD-NCLMS.

(a)Conventional NCLMS, (b)Proposed pipelined RCD-NCLMS.



Fig. 9 Timing chart of proposed pipelined RCD-NCLMS.

出する. RCD-NCLMS の出力滞在時間は, LMS と は異なりタップ数に依存せず一定の値 τ_p (= τ_{add} + τ_{multi}) で求められる.また,図8(a) に示すよう にフィルタ出力部,誤差生成部,係数更新部とも に τ_p である.これらのことに着目し,フィルタ部 と誤差生成部の間,及び誤差生成部と係数更新部 の間にそれぞれ遅延器を挿入してパイプライン化 を実現する.これにより図8(b) に示すように出 力計算,誤差信号と並列に係数更新を実行するこ とが可能になる.つまり,1サンプルを τ_p の間隔 で演算が可能であり,出力滞在時間を増加させず に従来の3倍の速度でフィルタリングを実行する ことが可能になる.図9に提案するパイプライ ン RCD-NCLMS のタイミングチャートの詳細を 示す.

そして,時刻 k の入力に対応する係数更新は 2 サンプル時間後に行われるため,この処理遅延を



Fig. 10 Simulation model.

考慮すると係数更新式は以下のように変更される.

 $H(k+1) = H(k) + 2\mu \hat{e}(k-2) X(k-2)$ (20)

4. 収束特性

提案するパイプライン RCD-NCLMS アルゴリ ズムの収束特性をシミュレーションにより評価す る.シミュレーションモデルは 図 10 に示すシ ステム同定問題である.未知システムは低域通過 FIR フィルタを用いた.入力信号は平均 0.0,分散 1.0 の白色ガウス信号を用い,未知システムの出 力には観測雑音として -70.0 [dB] の入力とは無相 関な白色雑音を加えた.ステップサイズパラメー タはそれぞれ -66.0 [dB] の MSE を与える値を設 定した.まず,通常の NCLMS, RCD-NCLMS の LMS に対する収束速度比を 表1 に示す⁵⁾.これ より, RCD-NCLMS は NCLMS よりも高速な収束 特性を示しており, m やタップ数が増加するにし たがって収束速度が向上する.

次に、本提案のパイプライン RCD-NCLMS の シミュレーション結果を 図 11 に示す. なお、こ こではタップ数を 128、m = 3 とし、比較対象に 通常の LMS、NCLMS アルゴリズムを用いた. こ れより、提案法は NCLMS よりも収束速度が飛躍 的に向上し、LMS に近い収束特性を持つことがわ かる. また、パイプライン化による影響も小さく、 RCD-NCLMS アルゴリズムの約 96% と高速な収 束特性を保っている. 多くのシュミレーション計 算を行い、m の値やタップ数変動に対してもパイ



Fig. 11 Convergence characteristics for 128taps.

Table 1 Comparison of the convergence speed against the LMS^{5} .

	Ratio of the LMS to NCLMSes[%]				
Taps	RC	CD-NCLMS		Conventional	
	m=2	m=3	m=4	NCLMS	
32	77.1	77.1	77.4	42.5	
64	81.4	82.6	86.0	39.2	
128	86.2	87.8	94.2	41.2	
256	86.6	92.6	95.5	39.5	
512	92.4	93.1	95.1	41.4	
1024	91.7	95.8	97.9	41.7	

プライン化による影響は数 % 程度と微小な値で あることを確認している.

5. VLSI評価

提案する パイプライン RCD-NCLMS-ADF を VLSI 設計システム PARTHENON により評価す る. セルライブラリの設計ルールは 0.6µm CMOS スタンダードセル(VLSIテクノロジ社)であり,電 源電圧は 5.0[V] である. 演算に用いるデータ形式 は,2の補数表現による 16 ビット固定小数点形で あり,タップ数は 64,128 タップとした.使用した 加算器は CLA 加算器,乗算器は [Boothアルゴリ ズム]+[Wallace tree]+[CLAA] の組み合わせを用い た.比較対象は通常の NCLMS-ADF と 3 種類の LMS-ADFのパイプラインアーキテクチャを用い た⁶⁾⁷). その結果を 表 2,表 3 に示す.これよ り,本提案法の出力滞在時間,サンプリングレート

	Conventional	$Arc1^{6}$	Arc2 ⁶⁾	Arc3 ⁷)	Proposed pipelined RCD-NCLMS	
	NCLMS				m=2	m=3
Machine cycle[ns]	171	113	82	79	60	60
Sampling rate[MHz]	5.85	8.85	12.20	12.66	16.67	16.67
Latency[ns]	57	113	164	237	60	60
Power dissipation[W]	2.50	8.55	14.21	5.55	7.06	7.06
Area[mm ²]	55.50	124.90	151.42	57.05	54.87	54.92
Number of gates	506,075	1,136,741	1,375,513	519,476	500,162	500,413

Table 2 VLSI evaluation for 64-taps.

Table 3 VLSI evaluations for 128-taps.

	Conventional	Arc1 ⁶⁾	$Arc2^{6}$	$Arc3^{7}$	Proposed pipelined RCD-NCLMS	
	NCLMS				m=2	m=3
Machine cycle[ns]	171	113	82	79	60	60
Sampling rate[MHz]	5.85	8.85	12.20	12.66	16.67	16.67
Latency[ns]	57	113	164	316	60	60
Power dissipation[W]	5.00	17.09	28.41	10.81	14.08	14.10
$Area[mm^2]$	110.13	249.74	302.78	111.23	109.52	109.74
Number of gates	1,010,779	2,272,869	2,750,521	1,012,708	998,059	1,000,004

はタップ数に全く依存せず,通常の NCLMS-ADF と同等のハードウェア規模と出力滞在時間で3倍 の高速なサンプリングレートを実現できているこ とがわかる.Arc1,Arc2⁶⁾は,DLMS アルゴリズ ムに基づくパイプライン構成に,補正項を導入し た構成である.本提案法はArc1,Arc2の約1/2 のハードウェア量,消費電力で,約2倍の高速な サンプリングレートを達成している.Arc3⁷⁾は, LMS-ADF の構成をパイプライン化したものであ るが,タップ数の増加に伴って出力滞在時間が増 加していく.また,サンプリングレートは本提案 法の方が高い値を示している.

表4 に消費電力をサンプリングレートで正規 化した表を示す.これより,本提案法の1 [MHz] 当たりの電力効率は通常のNCLMSと同等であり, Arc1の約44%, Arc2の約36%で演算を行うこ とが可能である.

以上から,提案するパイプライン RCD-NCLMS-ADF は良好な収束特性,高速なサンプリングレー ト,短い出力滞在時間,消費電力効率,ハードウェ ア効率など要求される多くの性能を同時に満たす ことが可能である. Table 4 Normalization of power dissipation to sampling rate[W/MHz].

Number of taps	64	128
Conventional NCLMS	0.4274	0.8547
Arc1	0.9661	1.9311
Arc2	1.1648	2.3287
Arc3	0.4384	0.8539
Proposed pipelined		
RCD-NCLMS	0.4235	0.8446
(m = 2)		

6. まとめ

本報告では、NCLMS アルゴリズムの収束特性 を改善させた RCD-NCLMS アルゴリズムに基づ いた適応フィルタの高性能パイプラインアーキテ クチャを提案した.本提案法は通常の NCLMS ア ルゴリズム と比較して大幅な収束特性の改善を 達成し、良好な収束特性を有することを計算機シ ミュレーションにより明らかにした.次いで、提 案する パイプライン RCD-NCLMS 適応フィルタ の VLSI 評価を行った.その結果、通常の NCLMS 適応フィルタと比較してハードウェア量の増加な しに約3倍の高速なサンプリングレート、タップ 数に依存しない非常に短い出力滞在時間を有する ことを明らかにした.

今後は, RCD-NCLMS アルゴリズムの収束特性 に関する詳細な解析などを行う予定である.

参考文献

- R.W.Stewart, J.J.Soraghan, T.S.Durrani, "Non-canonical FIR Filters and Adaptive Signal Processing," ELECTRONICS LETTERS 16th March 1989, Vol.25 No.6, pp.414-415.
- W.S.Gan, J.J.Soraghan, R.W.Stewart, T.S.Durrani, "The Non-canonical LMS algorithm(NCLMS):Characteristics and Analysis," IEEE International Conference Acoustics, Speech and Signal Processing, Vol.3, pp.2137-2140, 1991.
- W.S.Gan, J.J.Soraghan, R.W.Stewart, T.S.Durrani, "Comparative Analysis between Noncanonical LMS and LMS Adaptive Filtering, " ELECTRONICS LETTERS 23rd May 1991, Vol.27 No.11, pp.947-950.
- K.Takahashi, Y.Tsunekawa, "Analysis of the Convergence Condition of Non-canonical LMS Adaptive Algorithm," Proceedings of the ITC-CSCC2004, 6B3L4-1, Matsushima, Japan, 2004-07.
- 5) 高橋強, 菅野大輔, 恒川佳隆, "NCLMS適応 アルゴリズムの収束速度改善,"SIP研究会, SIP103(2004-103), 2005-01-20.
- 6) Akio Harada,Kiyoshi Nishikawa, Hitoshi Kiya,"Pipelined Architecture of the LMS Adaptive Digital Filter with the Minimum Output Latency",IEICE Trans.Fundamentals,pp.1578-1585,Vol.E81-A No.8,1998

7) Tadaaki kimijima,Kiyoshi Nishikawa, Hitoshi Kiya, "An Effective Architecture of the Pipelined LMS Adaptive Filters",IEICE Trans.Fundamentals,pp.1428-1434,Vol.E82-a No.8,1999