オプティカルフローの実時間検出システム

福士将堀口進(東北大学)

A Real-time Optical-flow Detection System

*M. Fukushi, and S. Horiguchi (Tohoku University)

Abstract- This paper describes a processor to detect optical flow in real-time. Optical flow is an apparent velocity field in 2D image sequences and it can be used to obtain information about object motion and scene structure. We propose an efficient processor for well known spatial optimization method which combines the two valuable characteristics of accuracy and computational efficiency. Our processor can reduce the computation time by utilizing pre-computed data in adjacent local region and can change computational parallelism according to the size of local region. The prototype system is designed and implemented using an FPGA. The time estimation shows that the prototype system can process 700×700 image sequences at 30Hz frame rate.

Key Words: Optical-flow, Spatial local optimization method, Dedicated processor, FPGA

1 まえがき

動画像から運動物体の速度情報を計測する研究は,工 学や医学をはじめ多くの分野で行われている.例えば, 気流等の可視化された流れ場の解析や,臓器や血管中 の血流の解析等がある.また,計測された速度情報を 利用した,監視システムや物体追跡の研究が盛んに行 われており,近年では,ロボットビジョンやオートナ ビゲーションにおいて,知能情報処理の研究も行われ ている.

一般に,観測者と物体の間の相対的な運動によって 生じる画面上の見かけの速度ベクトル場は,オプティ カルフローとして知られている.オプティカルフロー の計算法はこれまで数多く提案されており,それらは, Barron ら [1] の分類によると,勾配法,ブロックマッ チング法,エネルギーに基づく方法,位相に基づく方 法の4種類に大別されている.いずれの手法において も,一般に,オプティカルフローの検出にはリアルタ イム処理では許容されないほど時間がかかるため,リ アルタイム性が要求されるアプリケーションでは,専 用ハードウェアによる処理の高速化が不可欠となる.

Johannesson ら [2] は,128 個の PE (Processing Element)が集積された画像処理チップを4個用いて,空 間的局所最適化法 [3] によりオプティカルフローを検出 するハードウェアを開発した.小室ら [4] は,ロボット ビジョン向けに,センサと PE を一体化した超並列ビ ジョンチップを開発し,探索領域を制限したブロック マッチング法により 1000Hz のフレームレートでオプ ティカルフローを計算可能なことを報告している.近 年,Correia ら [5] は,MaxVideo2000 というパイプラ イン画像処理プロセッサを用い,専用命令により空間 的局所最適化法の高速化を行っている.

本報告では,勾配法の一種として知られている空間 的局所最適化法に注目し,並列パイプライン処理により 高速計算が可能なプロセッサを提案する.また,FPGA を用いてハードウェアとして試作実装した結果を報告 する.空間的局所最適化法では,局所領域内での重み 付き局所和の計算に多くの時間がかかる.そこで,隣 接する局所領域間で途中の計算結果を再利用すること により処理時間の短縮を図る.提案するプロセッサは, 必要な局所領域のサイズに応じて計算並列度を変更可 能であり,さらに多数の PE による大規模並列処理へ の拡張も容易であるという特徴を持つ.

以下,2節で対象とする空間的局所最適化法を説明 する.3節で本報告で提案するプロセッサの構成を説明 し,4節では,プロセッサをFPGA上に実装し,回路 規模や処理時間を評価した結果を述べる.最後に5節 で本報告をまとめる.

2.1 勾配法

勾配法は空間輝度勾配と時間輝度勾配,オプティカ ルフローの三者間の関係を表す拘束式を用いて,オプ ティカルフローを解析的に求める手法である.いま,時 刻 t においてフレーム上の点(x,y)の輝度値を I(x,y,t) とし,この点を含むある物体が,微小時間の間に移動 したとする.移動の前後で物体上の点の輝度が不変で あると仮定すると,次式が成立する.

$$I_x u + I_y v + I_t = 0 \tag{1}$$

ここで, u, v は点 (x, y) におけるフローベクトル v の x 成分と y 成分であり, I_x , I_y は x 方向, y 方向の空間 輝度勾配, I_t は時間輝度勾配である.式 (1) はオプティ カルフローの拘束式と呼ばれており, 勾配法に属する 手法で共通なものである.

2.2 空間的局所最適化法

Lucas と Kanade[3] によって提案された空間的局所 最適化法は,精度が良く,かつ計算量も比較的少ない手 法として知られている[1].この手法では,式(1)の拘 束式を解くために,点(x, y)を中心とするサイズ $r \times r$ の局所領域 $R_{(x,y,r)}$ 内ではフローベクトルvは一定で あるという仮定をおく.この仮定の下で,次式で表さ れる2乗誤差を最小にすることにより,vを決定する.

$$E = \sum_{x,y \in R} w(x,y)^2 (I_x u + I_y v + I_t)^2$$
(2)

ここで, w(x, y) は $R_{(x,y,r)}$ の中心により大きな重みを かけるような重み関数であり,通常, 2次元ガウス関数



 $CS_{Lx^2}(1)$ $CS_{Lx^2}(2)$ $CS_{Lx^2}(3)$ $CS_{Lx^2}(4)$ $CS_{Lx^2}(5)$

Fig. 1: Column-directional weighted sum in $R_{(x,y,5)}$ and $R_{(x+1,y,5)}$.

が用いられる.最小2 乗法により,式(2)を最小にする v は次式で与えられる[3].

$$u = -\frac{\sum w I_y^2 \cdot \sum w I_x I_t - \sum w I_x I_y \cdot \sum w I_y I_t}{\sum w I_x^2 \cdot \sum w I_y^2 - (\sum w I_x I_y)^2}$$
(3)

$$v = -\frac{\sum w I_x^2 \cdot \sum w I_y I_t - \sum w I_x I_y \cdot \sum w I_x I_t}{\sum w I_x^2 \cdot \sum w I_y^2 - (\sum w I_x I_y)^2}$$
(4)

式(3),(4) により点(x,y) における v が計算され,こ の計算を1フレーム内の全画素に対して繰り返す.さら に,この一連の計算をフレームレート(フレーム/秒) で繰り返し行う必要があるため,他の手法よりも計算 量が少ないとはいえ,ソフトウェアによるリアルタイ ム処理は困難である.

3 オプティカルフロー検出プロセッサ

3.1 計算の削減

重み付けの計算を行方向と列方向に分解可能なこと に着目して,近隣の局所領域間で途中の計算結果の再 利用を図る.w(x, y)を2次元ガウス関数,g(x)を1次 元ガウス関数とすると,たとえば $R_{(x,y,r)}$ 内における $\sum w I_x^2$ の計算は次式のように変形できる.

$$\sum_{i,j \in R} w(i,j) I_x^2(i,j) = \sum_{i \in R} g(i) \sum_{j \in R} g(j) I_x^2(i,j)$$
 (5)

ただし, $1 \le i, j \le r$ である.

ここで,式(5)の右辺の $\sum_{j \in R} g(j) I_x^2 \epsilon$, i列目の列 方向重み付き局所和として $CS_{I_x^2}(i)$ で表す.Fig. 1 に 示すように,r = 5 とした場合, $R_{(x,y,5)}$ で計算される $CS_{I_x^2}(2) \sim CS_{I_x^2}(5)$ は,隣接する $R_{(x+1,y,5)}$ でも計算さ れることが分かる.すなわち,重み付けを行と列方向 に分解する場合,計算点のx座標のみを連続して変化 させながら v を計算することにより,大部分の計算を 削減することが可能である.これは I_x^2 だけでなく,他 の I_y^2 , $I_x I_y$, $I_x I_t$, $I_y I_t$ も同様にあてはまる.以降の 記述を簡略化するために, I_y^2 , $I_x I_y$, $I_x I_t$, $I_y I_t$ に対 する i 列目の列方向重み付き局所和も同様に $CS_{I_y^2}(i)$, $CS_{I_x I_y}(i)$, $CS_{I_x I_t}(i)$, $CS_{I_y I_t}(i)$ で表す.

3.2 プロセッサの構成

本報告では,入力画像は256 階調のグレースケール とし,各輝度値を0~255 の値をとる8 ビット固定小数 点形式で表す.また,計算精度を保つために,必要に 応じてビット数を拡張するものとする.



Fig. 2: Optical-flow detection processor.



Fig. 3: Structure of PE1, PE2, PE3, and PE4 (reg: register, mux: multiplexor, buf: buffer memory).

Fig. 2 に提案するプロセッサの構成を示す.計算処 理のフェーズ毎にフェーズ $1 \sim 4$ の4つのブロックから なり,各ブロックは,Fig. 3(a) \sim (d) に示されるよう に,それぞれ構成の異なる複数の PE からなる.各ブ ロックは直列に接続され,入力される輝度値のデータ に対してパイプライン処理を行う.

このプロセッサは回路規模に関するパラメータとし て m と p を持つ.m はフェーズ1~3のブロックに存 在する PE の行数であり,処理可能な局所領域の最大サ イズを表す.p はフェーズ2~4のブロックに存在する PE の列数であり,並列に処理可能な最大行数を表す.

各フェーズで行う処理を以下に示す.



Fig. 4: Timing of data imput.

フェーズ1: 空間輝度勾配 I_x , I_y , 時間輝度勾配 I_t を 計算し, それらの積 I_x^2 , I_y^2 , $I_x I_y$, $I_x I_t$, $I_y I_t$ を計算する. 計算に必要なデータは図 4 に示すタイミングで各 PE1 に入力され, PE1 では減算と乗算を含めて 1 クロック で計算を行い, 結果がレジスタに格納される.この処 理は各 PE1 で独立して行う.各 PE1 では 1 クロック 毎に $I_x I_y$, $I_x I_t$, $I_y I_t$, I_x^2 , I_y^2 の順で計算が終了し, そ れらは順次フェーズ 2 のブロックへと入力される. フェーズ 2: 5 種類の列方向重み付き局所和 $CS_{I_x I_y}(i)$,

 $CS_{I_xI_t}(i), CS_{I_yI_t}(i), CS_{I_x^2}(i), CS_{I_y^2}(i)$ を計算する.

r 行の PE2 により,局所領域r 行分の重み乗算と累算 をパイプライン式に計算する.r クロック後に $CS_{I_xI_y}(i)$ がフェーズ3のブロックへと出力され,以降,フェーズ 1 での出力順に, $CS_{I_xI_t}(i), CS_{I_yI_t}(i) CS_{I_x^2}(i), CS_{I_y^2}(i)$ が1 クロック毎に出力される.

重みの値は,局所領域のサイズが通常よく用いられる r = 5の場合, $g(j) = [0.05, 0.25, 0.4, 0.25, 0.05]^T$ で近 似できる[6].これらの値に適当な係数をかけても式(3), (4)の計算結果は変わらないため, $g(j) = [1, 5, 8, 5, 1]^T$ の整数値を用いる.

フェーズ 3: 5 種類の重み付き局所和 $\sum wI_xI_y$, $\sum wI_xI_t$, $\sum wI_yI_t$, $\sum wI_x^2$, $\sum wI_y^2$ を計算する.

フェーズ2 で計算された列方向重み付き局所和の行 方向重み付き局所和を計算する.この計算は,フェー ズ2と同様に,r行の PE3 により重み乗算と累算をパ イプライン式に計算することにより行う.

フェーズ2のブロックから入力される列方向重み付き 局所和は,近隣の局所領域の計算で再利用するために, 各 PE3 のバッファメモリに格納される.局所領域のサ イズをr = 5とした場合の,m行目からm - 4行目の PE3 内のバッファに格納されるデータを Fig. 5 に示す.

| mth PE3 | <i>m</i> -1th PE3 | m-2th PE3 | m-3th PE3 | m-4th PE3 |
|---|--|---|--|---|
| $ \begin{array}{ c c c c c c c c c c c c c c c c c c c$ | $ \begin{array}{c} g(2)CSIxIy(1)\\ g(2)CSIxIy(2)\\ g(2)CSIxIy(2)\\ g(2)CSIxIy(3)\\ g(2)CSIxIy(4)\\ g(2)CSIxIy(5) \end{array} $ | $ \begin{array}{c} g(3)CSIxIy(1) \\ g(3)CSIxIy(2) \\ g(3)CSIxIy(2) \\ g(3)CSIxIy(3) \\ g(3)CSIxIy(4) \\ g(3)CSIxIy(5) \end{array} $ | $ \begin{array}{c} g(4)CSIxIy(1)\\ g(4)CSIxIy(2)\\ g(4)CSIxIy(2)\\ g(4)CSIxIy(3)\\ g(4)CSIxIy(4)\\ g(4)CSIxIy(5) \end{array} $ | $ \begin{array}{c} g(5)CSIxIy(1) \\ g(5)CSIxIy(2) \\ g(5)CSIxIy(2) \\ g(5)CSIxIy(3) \\ g(5)CSIxIy(4) \\ g(5)CSIxIy(5) \end{array} $ |

Fig. 5: Data in buffer memory.

データ数が多いために Fig. 5 には $CS_{I_xI_t}(i)$ のみを示 しているが,実際にはこの他に $CS_{I_xI_t}(i), CS_{I_yI_t}(i), CS_{I_yI_t}(i), CS_{I_x^2}(i), CS_{I_x^2}(i)$ も続いて格納されている.

m-4行目の PE3 のバッファに $g(5)CS_{I_xI_y}(5)$ が格納された時点で, $\sum wI_xI_y$ の計算に必要なデータが全て揃う.バッファメモリから加算器に入力するデータを適切に選択し,加算のタイミングを調整することで, $g(5)CS_{I_xI_y}(5)$ が格納された次のクロックで $\sum wI_xI_y$ の累算を終了して,フェーズ4のブロックへと出力させることができる.以降,1クロック毎に $\sum wI_xI_t$, $\sum wI_yI_t$, $\sum wI_x^2$, $\sum wI_y^2$ の順でフェーズ4に出力される.

ここで,隣接する点 (x + 1, y) での計算に必要な $g(1)CS_{I_xI_y}(2)$ 等のデータはすでに各 PE3 のバッファに 格納されているため,m-4行目の PE に $g(5)CS_{I_xI_y}(6)$ が格納された時点で,点 (x + 1, y) での $\sum I_xI_y$ が計算 可能である.すなわち,点 (x, y) での 5 種類の重み付 き局所和の出力に引き続き,点 (x + 1, y) での出力が開 始可能である.

フェーズ 4: (x,y)上でのフローベクトル v を計算する.

計算に必要なデータが $\sum wI_xI_y$, $\sum wI_xI_t$, $\sum wI_yI_t$, $\sum wI_x^2$, $\sum wI_y^2$ の順で入力されるため,式(3),(4)に 従ってフローベクトルを計算する.PE4の2個の除算 器は配列型除算器であり,データの入力から信号遅延 分の時間で除算結果が求まる.

計算で必要とされる局所領域のサイズrはアプリケーションにより異なる可能性があるが,本プロセッサでは最大*m*まで対応可能である.局所領域の1列を単位としてデータが入力されるため,点(*x*,*y*)での計算には,フェーズ1の*r*行のPE,フェーズ2と3の*r*行1列のPE,そしてフェーズ4の1列のPEが使用される.決められた*r*に対して,プロセッサ内のPEの行数が多い場合(*m*>*r*),フェーズ1の1行のPEと,フェーズ2~4の1列のPEを利用して,隣接する点(*x*,*y*+1)での計算を行うことが可能である.すなわち,Fig.2に示すプロセッサでは,min(*p*,*m*-*r*+1)行でフローベクトルを並列に計算可能である.

Table 1: Hardware cost of each phase block.

| | slice | utilization | multiplier | frequency |
|--------|-------|--------------|------------------|-----------|
| | | ratio $(\%)$ | (18×18) | (MHz) |
| phase1 | 122 | 0.4 | 6 | _ |
| phase2 | 160 | 0.7 | 12 | 213.4 |
| phase3 | 6802 | 28 | 20 | 124.2 |
| phase4 | 9658 | 40 | 16 | 42.8 |
| total | 16412 | 71 | 54 | 42.8 |

4 FPGAを用いた試作システムと評価

4.1 実装環境

プロセッサのパラメータをm = 6, p = 2, r = 5として, VHDL により Fig. 2 に示したプロセッサの回路設計を行い, FPGA 上に実装した.本報告での実装環境を以下に示す.

- FPGA ボード: BenONE (NALLATECH 社)
- FPGA チップ: XC2V4000 (Xilinx 社)
- 設計ツール: ISE 6.2 (Xilinx 社)
- 波形シミュレータ: ModelSim XE 5.6 (Model Technology 社)

PC と FPGA ボード間の通信機能は実装されていないため,プロセッサの動作確認は波形シミュレータから得られる出力波形により行った.

4.2 回路規模の評価

使用した回路設計ツールのレポートファイルにより, FPGA内の使用リソース量を評価する.Table 1は, FPGA内のスライス数と全スライス数に対する割合, 内蔵18ビット乗算器数,および,最大動作周波数を各フェーズ毎に示したものである.フェーズ3と4で多 くのスライスを消費しているが,これは,それそれバッ ファメモリと配列型除算器を持つことが原因である.プ ロセッサ全体の最大動作周波数は,約42.8MHzである という結果が得られた.

4.3 処理時間の評価

フレームサイズを $X \times Y$ とした場合の処理に必要 なクロック数を導出し,プロセッサの処理時間を評価 する.画像フレーム上の各行頭の点では,データの再 利用ができないために,フローベクトルが出力される まで 6r + 9 クロックかかる.以降は5 クロック毎に各 点でのフローベクトルが出力される.これらの処理は $\min(m - r + 1, p)$ 行で並列に行われるため,計算に必 要クロック数は次式で表すことができる.

$$T = \frac{(6r+9+5X)Y}{\min(m-r+1,p)}$$
(6)

クロック周波数を F とすると,1フレームあたりの処 理時間は T/F となる、今回設計した m = 6, p = 2, r = 5のパラメータを用い、F=40MHz とした場合の処理 時間を Fig. 6 に示す、NTSC のように 30Hz の処理を 想定する場合,1フレームあたりの処理時間が 33ms 以 下であればよいため、実装したシステムではサイズ約 700×700 以下のフレームを処理可能である.

ここで,同じ空間的局所最適化法を採用している従 来法 [2],[5] とスループットを比較する.従来法とス ループットを比較する.Table 2 から,提案するプロ



Fig. 6: Processing time as a function of frame width (X = Y).

Table 2: Comparison of throughput.

| | <u> </u> |
|--------------------|-----------------------------|
| | throughput (M pixel/second) |
| Johannesson [2] | 13.11 |
| Correia [5] | 1.67 |
| proposed processor | 15.81 |

セッサは従来法よりも高いスループットを実現可能な ことが分かる.

5 まとめ

本報告では,オプティカルフローの高速検出プロセッ サを実現することを目的に,空間的局所最適化法の高 速並列パイプライン処理法を提案し,ハードウェアと してFPGA上に実装した.このプロセッサは,重み付 き局所和の繰り返し計算において,計算結果を再利用 するアプローチにより高速並列パイプライン処理を実 現する.局所領域のサイズの変更にも対応でき,さら に,計算並列度を簡単に上げることができるという特 徴を持つ.処理時間の評価により,サイズ700×700の フレームを 30Hz で処理可能であり,さらに従来のプ ロセッサよりもスループットが高いことが示された.

今後の課題は,試作システムにおいて,PCとFPGA 間の通信プログラムを作成し,実画像データを処理さ せることである.

参考文献

- J. L. Barron, D. J. Fleet and S. S. Beauchemin, System and Experiment Performance of Optical Flow Techniques, Int'l Journal of Cmputer Vision, vol.12, issue1, pp. 43-77, 1994.
- [2] M. Johannesson and M. Gokstorp, "Video-tate Pyramid Optical Flow Computation on the Linear SIMD Array IVIP", Proc. of the Computer Architectures for Machine Perception pp.280–287, 1995
- [3] B. Lucas and T. Kanade, "An Intensice Image Registration Technique with An Application to Stereo Vision", Proc. of DARPA Image Understanding Workshop, pp.121-130, 1981.
- [4] 小室 孝, 鈴木 伸介, 石井 抱, 石川 正俊, "汎用プロセッ シングエレメントを用いた超並列・超高速ビジョンチッ プの設計",信学論 (D-I), vol.J81-D-I, no.2, pp.70–76, 1998.
- [5] M. V. Correia and A. C. Campilho, "Real-Time Implementation of an Optical Flow Algorithm", Proc. of the 16th Int'l Conf. on Pattern Recognition, vol.4, pp. 40243-40246, 2002
- [6] P. J. Burt. "Fast Filiter Transform for Image Processing". Computer Vision and Image Processing, vol.16, pp. 20-51, 1981.